[发明专利]一种修调电路和集成芯片

权利要求书

1.一种修调电路，其特征在于，包括：采样电路、逻辑处理电路、熔丝烧录电路、放大输出电路和参数调整电路；

所述采样电路的输入端输入检测信号，所述采样电路的第一输出端与所述逻辑处理电路的第一输入端电连接，所述采样电路的第二输出端与所述逻辑处理电路的第二输入端电连接，其中，所述检测信号由时钟信号和数据信号叠加而成，所述采样电路的第一输出端和第二输出端分别输出所述时钟信号和所述数据信号，所述逻辑处理电路用于根据所述时钟信号和所述数据信号生成逻辑处理信号，所述逻辑处理信号包括多个子逻辑处理信号，所述逻辑处理电路包括多个输出端，一输出端输出一所述子逻辑处理信号；

所述熔丝烧录电路的电源端接入电源电压，所述逻辑处理电路的一输出端与一所述熔丝烧录电路的输入端一一对应连接；

所述放大输出电路的输入端与所述熔丝烧录电路的输出端电连接，所述放大输出电路用于将所述熔丝烧录电路输出的修调控制信号进行放大输出，其中，一所述放大输出电路对应一所述熔丝烧录电路；

所述参数调整电路包括多个输入端，所述参数调整电路的一输入端与一所述放大输出电路的输出端一一对应连接，所述参数调整电路的输出端与集成芯片的控制端电连接，所述参数调整电路用于根据所述放大输出电路输出的放大信号调整自身的参数，以对所述集成芯片的输出参数进行修调。

2.根据权利要求1所述的修调电路，其特征在于，所述采样电路包括时钟采样电路，所述时钟采样电路的输入端接入所述检测信号，所述时钟采样电路的输出端与所述逻辑处理电路的第一输入端电连接，所述时钟采样电路的电源端接入所述电源电压；

所述时钟采样电路包括第一晶体管、第二晶体管、第三晶体管和第四晶体管，所述第一晶体管的栅极和所述第二晶体管的栅极均接入所述检测信号，所述第一晶体管的第一极和所述第三晶体管的第一极均接入所述电源电压，所述第一晶体管的第二极与所述第二晶体管的第一极电连接，所述第二晶体管的第二极接地，所述第三晶体管的栅极和所述第四晶体管的栅极均与所述第一晶体管的第二极电连接，所述第三晶体管的第二极与所述第四晶体管的第一极电连接，所述第四晶体管的第二极接地，所述第三晶体管的第二极与所述逻辑处理电路的第一输入端电连接；其中，所述第一晶体管的导通能力大于所述第二晶体管的导通能力。

3.根据权利要求2所述的修调电路，其特征在于，所述采样电路还包括数据采样电路，所述数据采样电路的输入端接入所述检测信号，所述数据采样电路的输出端与所述逻辑处理电路的第二输入端电连接，所述数据采样电路的电源端接入所述电源电压；

所述数据采样电路包括第五晶体管、第六晶体管、第七晶体管和第八晶体管，所述第五晶体管的栅极和所述第六晶体管的栅极均接入所述检测信号，所述第五晶体管的第一极和所述第七晶体管的第一极均接入所述电源电压，所述第五晶体管的第二极与所述第六晶体管的第一极电连接，所述第六晶体管的第二极接地，所述第七晶体管的栅极和所述第八晶体管的栅极均与所述第五晶体管的第二极电连接，所述第七晶体管的第二极与所述第八晶体管的第一极电连接，所述第八晶体管的第二极接地，所述第七晶体管的第二极与所述逻辑处理电路的第二输入端电连接；其中，所述第五晶体管的导通能力小于所述第六晶体管的导通能力。

4.根据权利要求3所述的修调电路，其特征在于，所述时钟采样电路的翻转电压点小于预设电压值，所述数据采样电路的翻转电压点大于所述预设电压值，其中，所述翻转电压点用于确定所述时钟信号和所述数据信号。

5.根据权利要求1所述的修调电路，其特征在于，所述逻辑处理电路包括N个触发器，所述触发器的输入端输入所述数据信号，所述触发器的控制端输入所述时钟信号，所述N个触发器用于将所述数据信号转换为N个并行的所述子逻辑处理信号，其中，N为大于或等于1的正整数。

6.根据权利要求5所述的修调电路，其特征在于，所述逻辑处理电路还包括控制输出电路和时钟计算电路；

所述时钟计算电路的输入端接入所述时钟信号，所述时钟计算电路的输出端与所述控制输出电路的控制端电连接，所述控制输出电路包括N个输入端，并与所述N个触发器的输出端一一对应连接，所述时钟计算电路用于在计算到预设时钟值时控制所述控制输出电路从其输出端输出所述子逻辑处理信号。