[发明专利]一种修调电路和集成芯片

说明书

本发明实施例公开了一种修调电路和集成芯片，该修调电路包括采样电路、逻辑处理电路、熔丝烧录电路、放大输出电路和参数调整电路；采样电路根据检测信号采集时钟信号和数据信号至逻辑处理电路，逻辑处理电路的一输出端与一熔丝烧录电路一一对应连接；放大输出电路用于将熔丝烧录电路输出的修调控制信号进行放大输出至参数调整电路，参数调整电路根据放大输出电路输出的放大信号调整自身的参数，以对芯片的输出参数进行修调。相对于现有技术，本实施例提供的技术方案仅需使用芯片的一个功能管脚来控制芯片的修调值，且通过逻辑处理电路确定需要烧录的熔丝烧录电路，从而控制参数调整电路输出精确的修调信号，以确保芯片的修调精度。

技术领域

本发明实施例涉及集成电路技术领域，尤其涉及一种修调电路和集成芯片。

背景技术

随着集成电路工艺的快速发展，对电路的性能要求也越来越高，因此，修调技术成为实现高精度集成电路的必要手段。

目前通常采用调整电路对封装后的集成芯片进行修调，然而，现有技术中的调整电路需要使用多个功能管脚来对集成芯片进行修调，而且还需要增加额外的控制管脚将修调信号锁存，在一定程度上对集成芯片的类型提出了更高的要求。

发明内容

本发明实施例提供一种修调电路和集成芯片，以实现通过一个功能管脚对集成芯片进行修调，且不需要增加额外的功能管脚就可以实现高精度修调。

第一方面，本发明实施例提供了一种修调电路，包括：采样电路、逻辑处理电路、熔丝烧录电路、放大输出电路和参数调整电路；

所述采样电路的输入端输入检测信号，所述采样电路的第一输出端与所述逻辑处理电路的第一输入端电连接，所述采样电路的第二输出端与所述逻辑处理电路的第二输入端电连接，其中，所述检测信号由时钟信号和数据信号叠加而成，所述采样电路的第一输出端和第二输出端分别输出所述时钟信号和所述数据信号，所述逻辑处理电路用于根据所述时钟信号和所述数据信号生成逻辑处理信号，所述逻辑处理信号包括多个子逻辑处理信号，所述逻辑处理电路包括多个输出端，一输出端输出一所述子逻辑处理信号；

所述熔丝烧录电路的电源端接入电源电压，所述逻辑处理电路的一输出端与一所述熔丝烧录电路的输入端一一对应连接；

所述放大输出电路的输入端与所述熔丝烧录电路的输出端电连接，所述放大输出电路用于将所述熔丝烧录电路输出的修调控制信号进行放大输出，其中，一所述放大输出电路对应一所述熔丝烧录电路；

所述参数调整电路包括多个输入端，所述参数调整电路的一输入端与一所述放大输出电路的输出端一一对应连接，所述参数调整电路的输出端与集成芯片的控制端电连接，所述参数调整电路用于根据所述放大输出电路输出的放大信号调整自身的参数，以对所述集成芯片的输出参数进行修调。

可选地，所述采样电路包括时钟采样电路，所述时钟采样电路的输入端接入所述检测信号，所述时钟采样电路的输出端与所述逻辑处理电路的第一输入端电连接，所述时钟采样电路的电源端接入所述电源电压；

所述时钟采样电路包括第一晶体管、第二晶体管、第三晶体管和第四晶体管，所述第一晶体管的栅极和所述第二晶体管的栅极均接入所述检测信号，所述第一晶体管的第一极和所述第三晶体管的第一极均接入所述电源电压，所述第一晶体管的第二极与所述第二晶体管的第一极电连接，所述第二晶体管的第二极接地，所述第三晶体管的栅极和所述第四晶体管的栅极均与所述第一晶体管的第二极电连接，所述第三晶体管的第二极与所述第四晶体管的第一极电连接，所述第四晶体管的第二极接地，所述第三晶体管的第二极与所述逻辑处理电路的第一输入端电连接；其中，所述第一晶体管的导通能力大于所述第二晶体管的导通能力。

可选地，所述采样电路还包括数据采样电路，所述数据采样电路的输入端接入所述检测信号，所述数据采样电路的输出端与所述逻辑处理电路的第二输入端电连接，所述数据采样电路的电源端接入所述电源电压；