[发明专利]存储装置、包括其的半导体系统及其操作方法

权利要求书

1.一种半导体系统，包括：

存储器控制器，被配置成提供至少第一命令地址信号、第二命令地址信号和第三命令地址信号；

存储装置，被配置成基于所述第一命令地址信号和所述第二命令地址信号执行突发读取操作，被配置成在所述突发读取操作正被执行时当第一次接收到所述第三命令地址信号时终止所述突发读取操作，以及被配置成至少在从第一次接收到所述第三命令地址信号开始直到第二次接收到所述第三命令地址信号为止的时间段中连续初始化正在执行所述突发读取操作的内部电路。

2.根据权利要求1所述的半导体系统，其中，所述存储装置被配置成基于所述第一命令地址信号生成突发读取使能信号，以及被配置成：当在所述突发读取使能信号被使能之后所述存储装置接收到所述第二命令地址信号时，基于所述第二命令地址信号而周期性生成内部读取信号。

3.根据权利要求1所述的半导体系统，其中，所述存储装置被配置成当第一次接收到所述第三命令地址信号时使能复位信号以初始化所述内部电路，以及被配置成将所述复位信号保持在使能状态至少直到第二次接收到所述第三命令地址信号。

4.一种半导体系统，包括：

存储装置；以及

存储器控制器，被配置成顺次提供第一命令地址信号和第二命令地址信号以控制所述存储装置执行突发读取操作，以及被配置成提供第三命令地址信号至少两次以控制所述存储装置终止所述突发读取操作，

其中，所述存储装置被配置成基于第一次接收到的第三命令地址信号而使能复位信号以初始化正在执行所述突发读取操作的内部电路，以及被配置成基于第二次接收到的第三命令地址信号而禁止所述复位信号。

5.根据权利要求4所述的半导体系统，其中，所述存储装置被配置成基于所述第一命令地址信号生成突发读取使能信号，以及被配置成：当在所述突发读取使能信号被使能之后所述存储装置接收到所述第二命令地址信号时，基于所述第二命令地址信号而周期性生成内部读取信号。

6.根据权利要求4所述的半导体系统，其中，所述存储装置被配置成在从基于第一次接收到的第三命令地址信号而生成的内部写入脉冲被使能开始直到基于第二次接收到的第三命令地址信号而生成的所述内部写入脉冲被禁止为止的时间段期间，将所述复位信号保持在使能状态。

7.一种半导体系统的操作方法，所述操作方法包括：

由存储装置通过从存储器控制器顺次接收第一命令地址信号和第二命令地址信号来执行突发读取操作；

由所述存储装置通过从所述存储器控制器接收第三命令地址信号来终止所述突发读取操作，以及由所述存储装置开始初始化正在执行所述突发读取操作的内部电路的操作；以及

由所述存储装置通过从所述存储器控制器接收另一第三命令地址信号来终止初始化正在执行所述突发读取操作的内部电路的操作。

8.根据权利要求7所述的操作方法，其中，执行所述突发读取操作包括：

基于所述第一命令地址信号使能突发读取使能信号；以及

在基于所述第二命令地址信号使能所述内部读取信号之后，周期性地和重复地使能所述内部读取信号。

9.一种半导体存储装置，包括：

命令地址接收电路，被配置成接收命令地址信号；

命令解码器，被配置成基于所述命令地址信号生成内部读取信号和内部写入脉冲，以及被配置成基于突发读取信号生成所述内部读取信号；

延迟电路，被配置成将所述内部读取信号和时钟信号延迟以生成延迟命令信号和延迟时钟信号；

数据输入/输出电路，被配置成基于所述延迟命令信号和所述延迟时钟信号来输出数据，以及被配置成基于复位信号而被初始化；以及

模式寄存器组，被配置成基于所述命令地址信号生成突发读取使能信号，被配置成基于所述突发读取使能信号生成所述突发读取信号，以及被配置成基于所述突发读取使能信号和所述内部写入脉冲生成所述复位信号。