[发明专利]存储装置、包括其的半导体系统及其操作方法

说明书

本申请涉及存储装置、包括其的半导体系统及其操作方法。一种半导体系统包括存储器控制器和存储装置。存储器控制器提供至少第一至第三命令地址信号。存储装置基于第一和第二命令地址信号执行突发读取操作，并且通过接收两次第三命令地址信号来终止突发读取操作。存储装置在接收到两次第三命令地址信号的区间中连续初始化正在执行突发读取操作的内部电路。

相关申请的交叉引用

本申请要求于2020年6月30日提交的美国临时专利申请第63/046,095号和于2020年11月10日提交韩国知识产权局的的韩国专利申请第10-2020-0149060号的优先权，其通过引用以其整体地如全面阐述般合并于此。

技术领域

各实施方式总体上涉及集成电路技术，更具体地，涉及存储装置、包括存储装置的半导体系统及其操作方法。

背景技术

电子设备包括大量的电子元件，并且作为电子设备的计算机系统包括大量的半导体装置，每个半导体装置由半导体构成。构成计算机系统的半导体装置可以通过传送和接收时钟信号和数据来彼此通信。每个半导体装置可以与时钟信号同步地操作。计算机系统可由各种半导体系统构成。要耦接到处理器或存储器控制器的存储装置是半导体系统内的传统元件。在执行正常操作之前，存储器控制器和存储装置可以执行训练操作以调整数据通信的各种参数。存储装置可配备有模式寄存器组(mode register set)，并可利用模式寄存器组执行训练操作。在特定训练操作期间，即使在不从存储器控制器接收命令的情况下，存储装置仍可以周期性生成内部命令信号，并且可以基于内部命令信号而向存储器控制器周期性提供数据。这种操作被称为模式寄存器突发读取操作。

发明内容

在实施方式中，一种半导体系统可包括存储器控制器和存储装置。存储器控制器可被配置成提供至少第一命令地址信号、第二命令地址信号和第三命令地址信号。存储装置可被配置成基于第一命令地址信号和第二命令地址信号执行突发读取操作，被配置成在突发读取操作正被执行时在第一次接收到第三命令地址信号时终止突发读取操作，以及被配置成至少在从第一次接收到第三命令地址信号开始直到第二次接收到第三命令地址信号为止的时间段中连续初始化正在执行突发读取操作的内部电路。

在实施方式中，一种半导体系统可包括存储装置和存储器控制器。存储器控制器可被配置成顺次提供第一命令地址信号和第二命令地址信号以控制存储装置执行突发读取操作，以及被配置成提供第三命令地址信号至少两次以控制存储装置终止突发读取操作。存储装置可被配置成基于第一次接收到的第三命令地址信号而使能复位信号以初始化正在执行突发读取操作的内部电路，以及被配置成基于第二次接收到的第三命令地址信号而禁止复位信号。

在实施方式中，一种半导体系统的操作方法可包括由存储装置通过从存储器控制器顺次接收第一命令地址信号和第二命令地址信号来执行突发读取操作。该操作方法可包括由存储装置通过从存储器控制器接收第三命令地址信号来终止突发读取操作，以及由存储装置开始初始化正在执行突发读取操作的内部电路的操作。该操作方法可包括由存储装置通过从存储器控制器接收另一第三命令地址信号来终止初始化正在执行突发读取操作的内部电路的操作。

在实施方式中，一种半导体存储装置可包括命令地址接收电路、命令解码器、延迟电路、数据输入/输出电路和模式寄存器组。命令地址接收电路可被配置成接收命令地址信号。命令解码器可被配置成基于命令地址信号生成内部读取信号和内部写入脉冲，以及被配置成基于突发读取信号生成内部读取信号。延迟电路可被配置成将内部读取信号和时钟信号延迟以生成延迟命令信号和延迟时钟信号。数据输入/输出电路可被配置成基于延迟命令信号和延迟时钟信号输出数据，以及被配置成基于复位信号被初始化。模式寄存器组可被配置成基于命令地址信号生成突发读取使能信号，被配置成基于突发读取使能信号生成突发读取信号，以及被配置成基于突发读取使能信号和内部写入脉冲生成复位信号。