[发明专利]存储器装置

说明书

本发明提供一种存储器装置，其包括：第一串，所述第一串包括多个第一存储单元以及连接在第一导电线和所述多个第一存储单元之间的第一选择晶体管；第二串，所述第二串包括多个第二存储单元以及连接在所述第一导电线和所述多个第二存储单元之间的第二选择晶体管；外围电路，所述外围电路配置成执行所述第一串和所述第二串的擦除操作；以及控制逻辑。所述控制逻辑配置成控制所述外围电路以在所述擦除操作期间：对所述第一导电线施加第一擦除电压；在施加所述第一擦除电压后，使连接到所述第一选择晶体管的第一选择线浮置；并且在使所述第一选择线浮置后，使连接到所述第二选择晶体管的第二选择线浮置。

技术领域

本公开涉及一种电子装置，更具体地说，涉及一种存储器装置及操作该存储器装置的方法。

背景技术

储存装置是在诸如计算机或智能手机之类的主机装置的控制下储存数据的装置。所述储存装置可以包括：储存数据的存储器装置；以及用于控制存储器装置的存储器控制器。存储器装置可以被分类为易失性存储器装置或非易失性存储器装置。

易失性存储器装置是仅在供电时储存数据并且在供电中断时丢失所储存数据的装置。易失性存储器装置可以包括例如静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等。

非易失性存储器装置是在没有电力时不会丢失数据的装置。非易失性存储器装置可以包括例如只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存等。

发明内容

根据本公开的一个实施方式的存储器装置可以包括：第一串，所述第一串包括多个第一存储单元以及连接在第一导电线和所述多个第一存储单元之间的第一选择晶体管；第二串，所述第二串包括多个第二存储单元以及连接在所述第一导电线和所述多个第二存储单元之间的第二选择晶体管；外围电路，所述外围电路配置成执行所述第一串和所述第二串的擦除操作；以及控制逻辑。所述控制逻辑配置成控制所述外围电路以在所述擦除操作期间：对所述第一导电线施加第一擦除电压；在施加所述第一擦除电压后，使连接到所述第一选择晶体管的第一选择线浮置；并且在使所述第一选择线浮置后，使连接到所述第二选择晶体管的第二选择线浮置。

根据本公开的一个实施方式的一种存储器装置可以包括：第一串，所述第一串包括多个第一存储单元以及连接在第一导电线和所述多个第一存储单元之间的第一选择晶体管；第二串，所述第二串包括多个第二存储单元以及连接在第二导电线和所述多个第二存储单元之间的第二选择晶体管；外围电路，所述外围电路配置成执行所述第一串和所述第二串的擦除操作；以及控制逻辑。所述控制逻辑配置成控制所述外围电路以在所述擦除操作期间：对所述第一导电线和所述第二导电线施加擦除电压；在施加所述擦除电压后，使连接到所述第一选择晶体管的第一选择线浮置；并且在使所述第一选择线浮置后，使连接到所述第二选择晶体管的第二选择线浮置。

根据本公开的一个实施方式的存储器装置可以包括多个存储块。所述多个存储块中的每一者均可以包括多个串，并且所述多个串中的每一者均可以包括多个存储单元以及连接在导电线和所述多个存储单元之间的选择晶体管。所述存储器装置还可以包括：擦除速度信息储存器，所述擦除速度信息储存器配置成储存关于所述多个串的擦除速度的信息；外围电路，所述外围电路配置成执行擦除储存在所述多个串中所包括的所述存储单元中的数据的擦除操作；以及控制逻辑，所述控制逻辑配置成控制所述外围电路，以在所述擦除操作期间基于关于所述擦除速度的信息，使分别连接到所述多个串中所包括的所述选择晶体管的选择线浮置。

根据一个实施方式，存储器装置及操作该存储器装置的方法可以补偿存储单元串的擦除速度差异。

附图说明

图1是示出根据本公开的一个实施方式的储存装置的配置的框图。

图2是示出图1的存储器装置的结构的图。

图3是示出图2的任一个存储块的结构的图。