[发明专利]半导体封装方法、半导体组件以及包含其的电子设备

说明书

本申请公开了一种半导体封装方法、半导体组件以及包含该半导体组件的电子设备，其中半导体封装方法包括：利用第一级器件与载板之间的第一级对准焊点的自对准能力来使第一级器件自动精确对准并固定至载板上的目标位置；以及利用第一级组件和第二级器件之间的第二级对准焊点的自对准能力来使第二级器件自动精确对准并固定至第一级组件上的目标位置，由此显著提高第一级器件和第二级器件的拾取和放置操作的速度，进而提高工艺效率且降低工艺成本。

技术领域

本申请实施例涉及半导体制造技术领域，尤其涉及半导体封装方法、半导体组件以及包含该半导体组件的电子设备。

背景技术

半导体封装和系统在设计方面一直追求密、小、轻、薄，同时在功能方面力求实现高集成度和多功能性。目前为满足上述技术要求而提出多种封装技术，如扇出(Fan-out)型晶圆级封装、小芯片封装(chiplet)、异构集成(heterogeneous integration)、2.5维/三维(2.5D/3D)封装。这些封装技术拥有各自不同的优势和特性，但均存在一些技术挑战。以现有的扇出型封装为例，其面临诸多技术问题，例如翘曲(warpage)、芯片漂移(die shift)、表面平整度(toporgraphy)、芯片与塑封体之间的非共面性(chip-to-mold non-planarity)、封装可靠性(Reliability)等。尽管业内持续努力通过改进设备、材料、工艺环节来改善这些技术问题，但对于一些技术问题，尤其是对于翘曲、芯片漂移和不同芯片之间的表面共面性问题仍没有经济且有效的解决方案。

另外，在各种高端半导体封装和系统制造过程中，也存在一些共性技术，经常会涉及到对半导体器件进行高精度放置和固定。这一工艺步骤通常由高精度装片(pick andplace或die bonder)设备进行，但是其贴装速度有限，使得生产速度十分缓慢，而且设备成本昂贵，成为技术发展和普及的一大瓶颈。

本申请旨在解决上述若干核心技术问题。

发明内容

本申请旨在提出一种全新突破性半导体封装方法、半导体组件以及包含该半导体组件的电子设备，以至少能够解决现有技术中存在的上述和其它技术问题。

本申请的一方面提供一种半导体封装方法，包括：

S310：提供至少一个第一级器件、至少一个第二级器件和载板，其中所述第一级器件在第一级第一表面上形成有多个第一级互连端子且在与所述第一级第一表面相对的第一级第二表面上形成有多个第一级第一对准焊接部，所述至少一个第二级器件在第二级第一表面形成有多个第二级互连端子和多个第二级第一对准焊接部，且所述载板上形成有与所述多个第一级第一对准焊接部分别对应的多个第一级第二对准焊接部；

S320：将所述至少一个第一级器件放置在所述载板上，使得所述多个第一级第一对准焊接部与所述多个第一级第二对准焊接部基本对准；

S330：通过对所述多个第一级第一对准焊接部和所述多个第一级第二对准焊接部进行焊接来形成多个第一级对准焊点，使得所述至少一个第一级器件精确对准并固定至所述载板；

S340：在所述载板的所述至少一个第一级器件所在侧进行塑封以形成包覆所述至少一个第一级器件的塑封体；

S350：使所述多个第一级互连端子从所述塑封体暴露；

S360：在所述塑封体的暴露所述第一级互连端子的一侧上依次形成互连层和与所述多个第二级互连端子分别对应的多个转接端子，使得所述多个第一级互连端子中的至少一部分通过所述互连层分别电连接至所述多个转接端子，且在所述互连层上还形成与所述多个第二级第一对准焊接部分别对应的多个第二级第二对准焊接部，从而形成第一级组件；

S370：将所述至少一个第二级器件放置在所述第一级组件上，使得所述多个第二级第一对准焊接部与所述多个第二级第二对准焊接部基本对准；