[发明专利]一种低抖动的差分时钟接收电路

权利要求书

1.一种低抖动的差分时钟接收电路，其特征在于，包括：电阻R₀、电阻R₁、电阻R₂、电阻R₃、PMOS管M₁、PMOS管M₂、NMOS管M₃、NMOS管M₄、NMOS管M₅、PMOS管M₆、PMOS管M₇、PMOS管M₈、NMOS管M₉、NMOS管M₁₀、NMOS管M₁₁、PMOS管M₁₂、PMOS管M₁₃、NMOS管M₁₄、PMOS管M₁₅、NMOS管M₁₆和电容C_o；

所述PMOS管M₁的源极分别与PMOS管M₆的漏极和PMOS管M₂的源极连接，其栅极分别与电阻R₀的一端和NMOS管M₃的栅极连接，并作为差分时钟接收电路的第一外部输入时钟端CLK_IN；所述MOS管M₁的漏极分别与NMOS管M₃的漏极、电阻R₁的一端、PMOS管M₇的栅极和NMOS管M₉的栅极连接；

所述NMOS管M₅的栅极分别与电阻R₁的另一端和电阻R₂的一端连接，其漏极分别与NMOS管M₃的源极和NMOS管M₄的源极连接，其源极接地；所述PMOS管M₇的源极分别与PMOS管M₁₂的漏极和PMOS管M₈的源极连接，其漏极分别与NMOS管M₉的漏极、电容C_o的一端和NMOS管M₁₁的栅极连接；

所述NMOS管M₁₀的栅极分别与PMOS管M₈的栅极、电阻R₂的另一端、NMOS管M₄的漏极和PMOS管M₂的漏极连接，其漏极分别与PMOS管M₈的漏极、PMOS管M₁₃的栅极和NMOS管M₁₄的栅极连接，其源极分别与NMOS管M₉的源极和NMOS管M₁₁的漏极连接；所述NMOS管M₁₁的源极接地；所述PMOS管M₁₂的源极分别与PMOS管M₆的源极、PMOS管M₁₃的源极和PMOS管M₁₅的源极连接，并作为差分时钟接收电路的VDD端；所述PMOS管M₆的栅极与电阻R₃的一端连接，并作为差分时钟接收电路的偏置电压端V_BIAS；所述PMOS管M₁₂的栅极分别与电阻R₃的另一端和电容C_o的另一端连接；所述PMOS管M₂的栅极分别与NMOS管M₄的栅极和电阻R₀的另一端，作为第二外部输入时钟端CLK_IP；所述NMOS管M₁₄的漏极分别与PMOS管M₁₃的漏极、PMOS管M₁₅的栅极和NMOS管M₁₆的栅极连接，其源极接地；所述NMOS管M₁₆的源极接地，其漏极与PMOS管M₁₅的漏极连接，并作为差分时钟接收电路的时钟信号输出端CLK_OUT。

2.根据权利要求1所述的低抖动的差分时钟接收电路，其特征在于，所述差分时钟接收电路采用的工艺为28nm CMOS工艺。

3.根据权利要求1所述的低抖动的差分时钟接收电路，其特征在于，所述电阻R₁与电阻R₂的电阻值相等。