[发明专利]一种低抖动的差分时钟接收电路

说明书

本发明公开了一种低抖动的差分时钟接收电路，包括：电阻R₀、电阻R₁、电阻R₂、电阻R₃、PMOS管M₁、PMOS管M₂、NMOS管M₃、NMOS管M₄、NMOS管M₅、PMOS管M₆、PMOS管M₇、PMOS管M₈、NMOS管M₉、NMOS管M₁₀、NMOS管M₁₁、PMOS管M₁₂、PMOS管M₁₃、NMOS管M₁₄、PMOS管M₁₅、NMOS管M₁₆和电容C_o；本发明解决了ADC/DAC核的时钟接收电路存在较大抖动的问题。

技术领域

本发明涉及集成电路领域，具体涉及一种低抖动的差分时钟接收电路。

背景技术

高性能的模数转换器和数模转换器(Analog-to-Digital/Digital-to-AnalogConverter,ADC/DAC)在无线通信、有线通信以及光通信等领域中有着重要的应用。时钟源的性能通常对ADC/DAC采样的精度有直接的影响。高精度、高速等高性能数据转换器需要匹配低抖动、低相噪的时钟源。而在实际工程中，芯片封装后通常会产生一定量的电感、电容、电阻等寄生。该类阻抗容易导致高频时钟较强的反射和衰减，明显影响外部输入时钟的质量。

发明内容

针对现有技术中的上述不足，本发明提供的一种低抖动的差分时钟接收电路解决了ADC/DAC核的时钟接收电路存在较大抖动的问题。

为了达到上述发明目的，本发明采用的技术方案为：一种低抖动的差分时钟接收电路，包括：电阻R0、电阻R1、电阻R2、电阻R3、PMOS管M1、PMOS管M₂、NMOS管M₃、NMOS管M₄、NMOS管M₅、PMOS管M₆、PMOS管M₇、PMOS管M₈、NMOS管M₉、NMOS管M₁₀、NMOS管M₁₁、PMOS管M₁₂、PMOS管M₁₃、NMOS管M₁₄、PMOS管M₁₅、NMOS管M₁₆和电容C_o；

所述PMOS管M₁的源极分别与PMOS管M₆的漏极和PMOS管M₂的源极连接，其栅极分别与电阻R₀的一端和NMOS管M₃的栅极连接，并作为差分时钟接收电路的第一外部输入时钟端CLK_IN；所述MOS管M₁的漏极分别与NMOS管M₃的漏极、电阻R₁的一端、PMOS管M₇的栅极和NMOS管M₉的栅极连接；

所述NMOS管M₅的栅极分别与电阻R₁的另一端和电阻R₂的一端连接，其漏极分别与NMOS管M₃的源极和NMOS管M₄的源极连接，其源极接地；所述PMOS管M₇的源极分别与PMOS管M₁₂的漏极和PMOS管M₈的源极连接，其漏极分别与NMOS管M₉的漏极、电容C_o的一端和NMOS管M₁₁的栅极连接；