[发明专利]存储器设备及其操作方法

说明书

本文中提供的可以是存储器设备及其操作方法。存储器设备可以包括多个单元串、外围电路和控制逻辑。单元串中的每个单元串包括漏极选择晶体管、源极选择晶体管、和串联耦合在漏极选择晶体管与源极选择晶体管之间的多个存储器单元。外围电路可以被配置为对从多个单元串之中选择的单元串执行编程操作和编程验证操作。控制逻辑可以被配置为在编程验证操作期间基于编程操作的进展程度与参考进展程度之间的比较，来控制外围电路升高多个单元串之中的至少一个未选择单元串的沟道电压。

相关申请的交叉引用

本申请要求于2020年5月21日在韩国知识产权局提交的韩国专利申请号10-2020-0061155的优先权，其全部公开内容通过引用并入本文。

技术领域

本公开的各种实施例总体上涉及一种电子设备，并且更具体地涉及一种存储器设备以及一种操作存储器设备的方法。

背景技术

存储设备是一种基于诸如计算机或智能电话的主机设备来存储数据的设备。存储设备可以包括其中存储有数据的存储器设备和控制存储器设备的存储器控制器。这样的存储器设备被分类为易失性存储器设备和非易失性存储器设备。

易失性存储器设备是其中仅在供电时存储数据并且在供电中断时所存储的数据丢失的存储器设备。易失性存储器设备的示例包括静态随机存取存储器(SRAM)和动态随机存取存储器(DRAM)。

非易失性存储器设备是其中即使在供电中断时也保持所存储的数据的存储器设备。非易失性存储器设备的示例包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)和快闪存储器。

发明内容

本公开的一个实施例可以提供一种存储器设备。该存储器设备可以包括多个单元串、外围电路和控制逻辑。多个单元串中的每个包括漏极选择晶体管、源极选择晶体管、和串联耦合在漏极选择晶体管与源极选择晶体管之间的多个存储器单元。外围电路被配置为对从多个单元串之中选择的单元串执行编程操作和编程验证操作。控制逻辑被配置为在编程验证操作期间基于编程操作的进展程度与参考进展程度之间的比较，来控制外围电路升高多个单元串之中的至少一个未选择单元串的沟道电压。

本公开的一个实施例可以提供一种存储器设备。该存储器设备可以包括第一单元串至第四单元串、外围电路和控制逻辑。第一单元串至第四单元串中的每个包括漏极选择晶体管、源极选择晶体管、和串联耦合在漏极选择晶体管与源极选择晶体管之间的多个存储器单元。外围电路被配置为对第一单元串中的存储器单元执行编程操作和编程验证操作。控制逻辑被配置为在编程验证操作期间基于编程操作的进展程度与参考进展程度之间的比较，来控制外围电路升高第三单元串和第四单元串的沟道电压，其中第一单元串和第二单元串中包括的相应源极选择晶体管耦合到第一源极选择线，并且其中第三单元串和第四单元串中包括的相应源极选择晶体管耦合到第二源极选择线。

本公开的一个实施例可以提供一种操作存储器设备的方法，该存储器设备包括多个单元串，每个单元串包括漏极选择晶体管、源极选择晶体管、和串联耦合在漏极选择晶体管与源极选择晶体管之间的多个存储器单元。该方法可以包括：对从多个单元串之中选择的单元串执行编程操作，以及在对所选择单元串执行的编程验证操作期间，基于编程操作的进展程度与参考进展程度之间的比较，来控制多个单元串之中的至少一个未选择单元串的沟道电压的升高。

附图说明

图1是示出根据本公开的一个实施例的存储设备的图。

图2是示出图1的存储器设备的结构的图。

图3是示出图2的存储器单元阵列的图。

图4是示出图2的存储器单元阵列的一个实施例的图。

图5是示出图4的存储器块BLK1至BLKz中的任何一个存储器块BLKa的电路图。