[发明专利]用于存储器装置的测试方法和测试装置的操作方法在审
申请号: | 202110213741.8 | 申请日: | 2021-02-25 |
公开(公告)号: | CN113312229A | 公开(公告)日: | 2021-08-27 |
发明(设计)人: | 李桢赫 | 申请(专利权)人: | 三星电子株式会社 |
主分类号: | G06F11/263 | 分类号: | G06F11/263 |
代理公司: | 北京天昊联合知识产权代理有限公司 11112 | 代理人: | 赵南;张青 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 存储器 装置 测试 方法 操作方法 | ||
一种用于包括多个存储器单元的存储器装置的测试方法包括:生成第一测试图案;执行将第一测试图案写入多个存储器单元中的第一图案写操作;从写入有第一测试图案的多个存储器单元读取第一数据;基于第一数据生成第二测试图案;以及执行将第二测试图案写入多个存储器单元中的第二图案写操作。第二测试图案被生成,使得在第二图案写操作期间针对多个存储器单元当中的发生写故障的故障单元写操作被跳过。
相关申请的交叉引用
要求2020年2月26日提交于韩国知识产权局的韩国专利申请No.10-2020-0023607的优先权,其整体以引用方式并入本文中。
技术领域
本公开涉及半导体存储器,并且更具体地,涉及用于存储器装置的测试方法、测试存储器装置的测试装置的操作方法以及包括自测试功能的存储器装置。
背景技术
半导体存储器装置可被表征为当电源关闭时所存储的数据消失的易失性存储器装置(例如,静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)),或者即使电源关闭时所存储的数据也保留的非易失性存储器装置(例如,闪速存储器、相变RAM(PRAM)、磁性RAM(MRAM)、电阻RAM(RRAM)或铁电RAM(FRAM))。
由于各种因素,在存储器装置中可能发生故障。可在测试存储器装置的过程中检测在制造存储器装置的过程中发生的故障,并且可修复所检测到的故障。在这种情况下,存储器装置的各种故障(诸如例如,存储器单元的写故障)可能随机地发生。因此,在测试存储器装置的过程期间多个存储器单元中不同时发生写故障的情况下,存储器装置可被确定为正常。因此,当存储器装置被实际使用时可能发生非预期的故障。
发明内容
本发明构思的实施例提供一种用于存储器装置的测试方法、测试装置的操作方法以及被配置为执行自测试的存储器装置。
本发明构思的实施例提供一种用于包括多个存储器单元的存储器装置的测试方法,所述方法包括:生成第一测试图案;执行将第一测试图案写入多个存储器单元中的第一图案写操作;从写入有第一测试图案的多个存储器单元读取第一数据;基于第一数据生成第二测试图案;以及执行将第二测试图案写入多个存储器单元中的第二图案写操作。第二测试图案被生成,使得故障信息被写入多个存储器单元当中的发生写故障的故障单元中。
本发明构思的实施例还提供一种被配置为测试包括多个存储器单元的存储器装置的测试装置的操作方法,所述方法包括:生成第一测试图案并执行将第一测试图案写入多个存储器单元中的第一图案写操作;从多个存储器单元读取第一数据;基于第一数据生成第二测试图案并执行将第二测试图案写入多个存储器单元中的第二图案写操作;从多个存储器单元读取第二数据;以及基于第二数据生成第三测试图案并执行将第三测试图案写入多个存储器单元中的第三图案写操作。第二测试图案被生成,使得在第二图案写操作期间故障信息被写入多个存储器单元当中的在第一图案写操作期间发生写故障的至少一个第一故障单元中,并且第三测试图案被生成,使得在第三图案写操作期间故障信息被写入至少一个第一故障单元中以及多个存储器单元当中的在第二图案写操作期间发生写故障的至少一个第二故障单元中。
本发明构思的实施例还提供一种包括自测试功能的存储器装置,所述存储器装置包括:存储器单元阵列,其包括多个存储器单元;驱动电路,其对多个存储器单元执行写操作和读操作;以及内建自测试(BIST)逻辑,其在外部装置的控制下执行自测试。在自测试期间,BIST逻辑被配置为对多个存储器单元迭代地执行图案写操作。对于图案写操作的每次迭代,BIST逻辑被配置为控制驱动电路将故障信息写入多个存储器单元当中的发生写故障的故障单元中。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110213741.8/2.html,转载请声明来源钻瓜专利网。