[发明专利]半导体封装装置及其制造方法

说明书

本公开提供了半导体封装装置及其制造方法，通过在基板和FO层之间设置间隔物，实现了在基板表面焊垫高度变化较大(例如均匀度大于20％)、以及可能出现翘曲的情况下，都能提高FO层与基板之间的连接可能性。以及通过利用导电孔连接FO层和基板，而不是利用导电柱连接，由于导电孔(Conductive)相对于导电柱(Pillar)在制程上更容易控制精细度，避免了现有技术中采用导电柱可能会出现的冷焊、导电柱损坏或变形以及键合面积减小的问题。即，整体上可以提高产品良率。

技术领域

本公开涉及半导体封装技术领域，具体涉及半导体封装装置及其制造方法。

背景技术

目前高阶产品所对应的基板层数越来越多。例如，5G(5th generation mobilenetworks，第五代移动通信技术)应用中的FCBGA(Flip Chip Ball Grid Array，倒装芯片球栅格阵列)对应的基板层数可能大于12层。为此出现了FOSub(Fan-Out Substrate)基板，其主要是通过采用FO(Fan-Out，扇出)层(或称为重布线层、细线路层)取代部分的基板(Substrate)线路层以减少基板层数，其中FO层一般是通过粘胶层方式接合到基板线路结构。

发明内容

本公开提出了半导体封装装置及其制造方法。

第一方面，本公开提供了一种半导体封装装置，包括：

衬底，具有第一表面和与所述第一表面相对的第二表面，所述第一表面设置的衬底上电连接件电连接所述第二表面设置的衬底下电连接件；

至少两个间隔物，设置于所述第一表面，且所述间隔物的高度大于等于各所述衬底上电连接件的高度；

粘合层，包围所述第一表面、所述衬底上电连接件和各所述间隔物；

衬底重布线层，设置于所述粘合层和所述间隔物上。

导电导孔，暴露于所述衬底重布线层的上表面向所述衬底延伸并接触所述衬底上电连接件。

在一些可选的实施方式中，所述间隔物的材料强度为10到100兆帕斯卡。

在一些可选的实施方式中，所述间隔物是通过非导电胶或非导电薄膜粘合至所述第一表面。

在一些可选的实施方式中，所述间隔物为圆柱形间隔物或长方体性间隔物。

在一些可选的实施方式中，所述圆柱形间隔物的高度大于两倍所述圆柱形间隔物的水平截面直径，所述长方体形间隔物的高度大于两倍所述长方形间隔物的任一水平截面边长。

在一些可选的实施方式中，所述圆柱形间隔物的水平截面直径或者所述长方体性间隔物的任一水平截面边长大于两倍所述衬底重布线层中线路的线宽加线距之和，或者大于两倍所述衬底上电连接件的线宽加线距之和。

在一些可选的实施方式中，所述衬底重布线层的线宽/线距小于2/2微米，所述衬底重布线层的均匀度小于5％。

在一些可选的实施方式中，所述衬底上电连接件的线宽/线距大于10/10微米，所述第一表面高度的均匀度大于20％。

在一些可选的实施方式中，所述半导体封装装置还包括第一焊垫，设置于所述衬底重布线层远离所述衬底的上表面且电连接所述衬底重布线层。

在一些可选的实施方式中，所述半导体封装装置还包括芯片，所述芯片设置于所述衬底重布线层的上表面且电连接所述第一焊垫。

在一些可选的实施方式中，所述芯片接近所述衬底重布线层的方向设置有芯片重布线层，所述芯片通过所述芯片重布线层电连接所述第一焊垫。

在一些可选的实施方式中，所述衬底重布线层和所述第一表面之间的距离小于20微米。