[发明专利]SAR ADC的定时方法

权利要求书

1.数据转换器电路，包括：

定时电路，被配置为对所述数据转换器电路执行的转换阶段进行计时；

电平转换器电路，被配置为接收与所述转换相关的控制信号，并且将所述控制信号的电平转换版本提供给所述数据转换器电路的一个或多个开关电路；和

延时电路元件，包括在所述定时电路处为控制信号的过渡增加电路延迟的电平移位器电路的复制电路。

2.权利要求1所述的数据转换器电路，包括：

具有不同设备特征尺寸的多个电路设备，包括核心域设备和输入/输出(I/O)域设备；和

其中，所述延时电路元件包括所述电平转换器电路的复制电路以及包括至少一个核心域设备和至少一个I/O域设备的缓冲电路。

3.权利要求1所述的数据转换器电路，其中所述数据转换器电路包括数模转换器(DAC)电路。

4.权利要求3所述的数据转换器电路，包括：

比较器电路，包括锁存电路；

其中，所述DAC电路包括多个采样开关电路；

其中，所述定时电路被配置为计时使用所述比较器电路和所述DAC电路执行的位试验；和

其中所述延迟电路元件增加的延迟对应于从在所述锁存电路的输出处可获得的位试验结果到DAC电路的底板开关电路的状态改变的持续时间的延迟。

5.权利要求4所述的数据转换器电路，

其中所述DAC电路的采样开关电路包括工作在核心电源域和输入/输出(I/O)电源域中的采样开关；

具有不同设备特征尺寸的多个电路设备，包括核心域设备和I/O域设备；和

其中所述延迟电路元件包括所述电平转换器电路的复制电路和在核心电源域中运行并且包括至少一个I/O域设备的缓冲电路。

6.权利要求3所述的数据转换器电路，其中所述DAC电路是电容性DAC电路，并且电平移位的控制信号提供给耦合至所述电容性DAC电路的电容器的底板连接的开关电路。

7.权利要求1所述的数据转换器电路，其中所述数据转换器电路是模数转换器(ADC)电路。

8.权利要求7所述的数据转换器电路，其中所述数据转换器电路是逐次逼近寄存器模数转换器(SAR ADC)电路。

9.权利要求7所述的数据转换器电路，包括：

第一级ADC电路；其中接收电平移位控制信号的一个或多个开关电路包括在所述第一级ADC电路中，并且是输入/输出(I/O)域设备；

主级ADC电路，包括是核心域设备的一个或多个开关电路；和

其中所述延迟电路元件向所述控制信号增加延迟，以使所述主级ADC电路的核心域开关电路处的控制信号的过渡与所述第一级ADC电路的I/O域开关电路处的电平移位的控制信号的过渡对准。

10.权利要求9所述的数据转换器电路，

其中所述第一级ADC电路包括第一电容性数模转换器(DAC)电路，并且所述主ADC电路包括第二电容性DAC电路；和

其中所述控制信号控制耦合到所述第二电容性DAC电路的电容器的顶板连接的核心域开关电路，并且所述电平移位的控制信号控制耦合到所述第一电容性DAC电路的电容器的顶板连接的I/O域开关电路。