[发明专利]SAR ADC的定时方法

说明书

本公开涉及SAR ADC的定时方法。数据转换器电路，包括：定时电路，被配置为对所述数据转换器电路执行的转换阶段进行计时；电平转换器电路，被配置为接收与所述转换相关的控制信号，并且将所述控制信号的电平转换版本提供给所述数据转换器电路的一个或多个开关电路；和延时电路元件，包括在所述定时电路处为控制信号的过渡增加电路延迟的电平移位器电路的复制电路。

技术领域

该文件涉及集成电路，尤其涉及模数转换器(ADC)电路。

背景技术

ADC电路用于将模拟信号量化为可用于信号处理的数字量。需要改进ADC电路的速度和改进ADC电路所需的电路面积。但是，随着SAR ADC要求的速度越来越高，并且SAR ADC选择了较低的几何尺寸工艺，设计挑战可出现。

附图说明

在不一定按比例绘制的附图中，相似的数字可以在不同的视图中描述相似的组件。具有不同字母后缀的相似数字可以代表相似组件的不同实例。附图通过示例而非限制的方式大体上示出了本文档中讨论的各种实施例。

图1是逐次逼近寄存器模数转换器(SAR ADC)电路的示例的功能框图。

图2是SAR ADC进行转换的时序图的示例。

图3是两级SAR ADC电路的示例的电路图。

图4是为SAR ADC的定时电路实现可调整的电平移位器延迟的方法的示例的框图。

图5是实现电平移位器延迟的另一种方法的示例的框图。

图6是将电平移位器延迟与SAR ADC的定时电路一起使用的示例的框图。

图7是在多级SAR ADC电路的采样控制路径中使用电平移位器延迟的示例的框图。

图8是操作数据转换器电路的方法的示例的流程图。

具体实施方式

图1是逐次逼近寄存器模数转换器(SAR ADC)电路的示例的功能框图。SARADC电路100包括电容性数模转换器(cap-DAC)电路110、可以包括在cap-DAC电路110中的采样电路105、比较器电路115、逻辑电路120和定时电路122或计时器。SAR ADC电路100通过将采样的输入电荷与不同量的参考电荷相继比较来将采样的输入电压转换为数字代码。发生此活动的时间段称为“转换时间”(T_CONV)。

图2是SAR ADC进行转换的时序图。如图2所示，总转换时间(T_CONV)由几个部分组成，称为位试验。在每个位测试中，将采样的输入电荷与SAR逻辑电路选择的参考电荷量进行比较。SAR逻辑电路将参考电荷的值从一个位试验更改为另一个位试验，这样，在N位试验结束时，采样的输入电压可以用一个N位数字字表示，其中N为正整数。在非限制性示例中，精密ADC可以包括16位或N＝16。定时电路或“计时器”在SAR ADC转换过程中控制各种位试验和其他事件(例如，比较器上电、自动归零等)的时序。

图2还示出了单个位试验可以被进一步划分为阶段。在图2中，显示的是“试验2”，分为DAC稳定时间、比较器增益时间和电平移位器延迟。

SAR ADC的cap-DAC电路包含底板(BP)开关，这些开关将其电容性电路元件连接到参考电压。SAR逻辑电路在位测试开始时操纵BP开关的状态，以使Cap-DAC电路产生一个输出电压，该电压对应于采样输入电荷和选定参考电荷量之间的差。DAC建立时间(T_ST)是从BP切换状态改变的时刻到cap-DAC电路的输出电压相对于时间充分稳定的时刻的持续时间。