[发明专利]具有用于接触插塞的大着陆面积的外延区域

权利要求书

1.一种用于形成半导体器件的方法，包括：

在半导体鳍的第一部分上形成栅极堆叠；

去除所述半导体鳍的第二部分以形成凹槽；以及

从所述凹槽开始形成源极/漏极区域，其中，形成所述源极/漏极区域包括：

执行第一外延工艺以生长第一半导体层，其中，所述第一半导体层包括笔直且垂直边缘；以及

执行第二外延工艺以在所述第一半导体层上生长第二半导体层，其中，所述第一半导体层和所述第二半导体层为相同的导电类型。

2.根据权利要求1所述的方法，其中，所述笔直且垂直边缘在所述第一半导体层的(110)平面上。

3.根据权利要求1所述的方法，其中，所述第一半导体层是从下面的半导体条带生长的，其中，所述下面的半导体条带在浅沟槽隔离区域的相对部分之间，并且其中，所述第一半导体层的具有所述笔直且垂直边缘的部分比所述下面的半导体条带更宽。

4.根据权利要求1所述的方法，其中，所述源极/漏极区域具有在浅沟槽隔离区域的相对部分之间的下部部分，并且所述笔直且垂直边缘属于所述第一半导体层的突出高于所述浅沟槽隔离区域的部分。

5.根据权利要求1所述的方法，其中，所述相同的导电类型是n型，并且所述第一外延工艺是在第一温度下执行的，并且所述第二外延工艺是在比所述第一外延工艺低的第二温度下执行的。

6.根据权利要求5所述的方法，其中，所述第一半导体层是垂直地生长的且基本没有横向生长，并且其中，所述第二半导体层是共形地生长的。

7.根据权利要求1所述的方法，其中，所述相同的导电类型是p型，并且所述第一半导体层具有第一锗原子百分比，并且所述第二半导体层具有第二锗原子百分比，所述第二锗原子百分比高于所述第一锗原子百分比。

8.根据权利要求7所述的方法，其中，所述第一外延工艺和所述第二外延工艺是在相同的温度下执行的。

9.一种半导体器件，包括：

半导体衬底；

隔离区域，延伸到所述半导体衬底中；

突出半导体鳍，突出高于所述隔离区域的顶表面；

栅极堆叠，在所述突出半导体鳍的顶表面和侧壁上；以及

源极/漏极区域，在所述栅极堆叠的侧面，所述源极/漏极区域包括：

第一半导体层，包括彼此平行的第一垂直边缘和第二垂直边缘；以及

第二半导体层，在所述第一半导体层上，其中，所述第二半导体层从所述第一半导体层在横向和垂直方向上都延伸。

10.一种半导体器件，包括：

多个隔离区域，包括第一部分和第二部分；

半导体条带，在所述第一部分和所述第二部分之间并与所述第一部分和所述第二部分接触；

源极/漏极区域，与所述半导体条带重叠，所述源极/漏极区域包括：

第一半导体层，包括：

第一垂直边缘和第二垂直边缘，在所述第一半导体层的(110)平面上；以及

第一倾斜的顶表面和第二倾斜的顶表面，所述第一倾斜的顶表面和所述第二倾斜的顶表面彼此接合以形成三角形，其中，所述第一倾斜的顶表面和所述第二倾斜的顶表面分别连接至所述第一垂直边缘和所述第二垂直边缘；以及

第二半导体层，在所述第一半导体层上。