[发明专利]具有用于接触插塞的大着陆面积的外延区域

说明书

本公开涉及具有用于接触插塞的大着陆面积的外延区域。一种方法包括在半导体鳍的第一部分上形成栅极堆叠，去除半导体鳍的第二部分以形成凹槽，以及从凹槽开始形成源极/漏极区域。形成源极/漏极区域包括执行第一外延工艺以生长第一半导体层，其中，第一半导体层包括笔直且垂直边缘，以及执行第二外延工艺以在第一半导体层上生长第二半导体层。第一半导体层和第二半导体层为相同的导电类型。

技术领域

本公开一般地涉及具有用于接触插塞的大着陆面积的外延区域。

背景技术

集成电路(IC)材料和设计方面的技术进步已经产生了几代IC，其中每代具有比前几代更小且更复杂的电路。在IC演变的过程中，功能密度(例如，每芯片面积的互连器件的数量)通常增加，而几何尺寸减小。这种按比例缩小工艺通过提高生产效率和降低相关成本来提供益处。

这种按比例缩小也增加了处理和制造IC的复杂性，并且为了实现这些进步，需要IC处理和制造方面的类似发展。例如，已经引入了鳍式场效应晶体管(FinFET)来代替平面型晶体管。正在开发FinFET的结构和制造FinFET的方法。

FinFET的形成通常包括形成半导体鳍，注入半导体鳍以形成阱区域，在半导体鳍上形成虚设栅极电极，蚀刻半导体鳍的某些部分，以及执行外延以重新生长源极/漏极区域。

发明内容

根据本公开的一个实施例，提供了一种用于形成半导体器件的方法，包括：在半导体鳍的第一部分上形成栅极堆叠；去除所述半导体鳍的第二部分以形成凹槽；以及从所述凹槽开始形成源极/漏极区域，其中，形成所述源极/漏极区域包括：执行第一外延工艺以生长第一半导体层，其中，所述第一半导体层包括笔直且垂直边缘；以及执行第二外延工艺以在所述第一半导体层上生长第二半导体层，其中，所述第一半导体层和所述第二半导体层为相同的导电类型。

根据本公开的另一实施例，提供了一种半导体器件，包括：半导体衬底；隔离区域，延伸到所述半导体衬底中；突出半导体鳍，突出高于所述隔离区域的顶表面；栅极堆叠，在所述突出半导体鳍的顶表面和侧壁上；以及源极/漏极区域，在所述栅极堆叠的侧面，所述源极/漏极区域包括：第一半导体层，包括彼此平行的第一垂直边缘和第二垂直边缘；以及第二半导体层，在所述第一半导体层上，其中，所述第二半导体层从所述第一半导体层在横向和垂直方向上都延伸。

根据本公开的又一实施例，提供了一种半导体器件，包括：多个隔离区域，包括第一部分和第二部分；半导体条带，在所述第一部分和所述第二部分之间并与所述第一部分和所述第二部分接触；源极/漏极区域，与所述半导体条带重叠，所述源极/漏极区域包括：第一半导体层，包括：第一垂直边缘和第二垂直边缘，在所述第一半导体层的(110)平面上；以及第一倾斜的顶表面和第二倾斜的顶表面，所述第一倾斜的顶表面和所述第二倾斜的顶表面彼此接合以形成三角形，其中，所述第一倾斜的顶表面和所述第二倾斜的顶表面分别连接至所述第一垂直边缘和所述第二垂直边缘；以及第二半导体层，在所述第一半导体层上。

附图说明

当结合附图进行阅读时，从以下详细描述可以最佳地理解本公开的各个方面。值得注意的是，根据行业中的标准实践，各种特征没有按比例绘制。事实上，为了讨论的清楚，各种特征的尺寸可以被任意地增大或缩小了。

图1-图11和图17-图20示出了根据一些实施例的形成n型鳍式场效应晶体管(FinFET)的中间阶段的透视图、截面图和俯视图。

图12-图16和图21示出了根据一些实施例的形成p型鳍式场效应晶体管(FinFET)的中间阶段的透视图和截面图。

图22示出了根据一些实施例的用于形成FinFET的工艺流程。

具体实施方式