[发明专利]半导体器件

说明书

本发明的实施例提供了一种半导体器件，包括：导电柱，包括竖直延伸部和水平延伸部；接垫，具有凹槽结构；导电胶，位于凹槽结构中，导电柱通过导电胶与接垫连接，导电柱的竖直延伸部的最大直径小于凹槽结构的最大直径，凹槽结构的最大直径小于水平延伸部的直径，水平延伸部的直径小于接垫的最大直径。本发明的目的在于提供一种半导体器件，以增大半导体器件的良率。

技术领域

本申请的实施例涉及半导体器件。

背景技术

高阶封装产品【例如2.5维/3维(2.5D/3D)等】成本居高不下，主要是封装结构必须使用全基板所致，通常单基板价格占了全数的50％以上；价格如此高是因为其无法制作较细线路【例如，线宽/间距(L/S)10μm/10μm)，以致于必须使用多层重布线(RDL)结构处理。事实上，越多层的结构可提供的输入/输出(I/O)可更多，然而其成本与良率损耗相对也更高。

发明内容

针对相关技术中存在的问题，本发明的目的在于提供一种半导体器件，以增大半导体器件的良率。

为实现上述目的，本发明提供了一种半导体器件，包括：导电柱，包括竖直延伸部和水平延伸部；接垫，具有凹槽结构；导电胶，位于凹槽结构中，导电柱通过导电胶与接垫连接，导电柱的竖直延伸部的最大直径小于凹槽结构的最大直径，凹槽结构的最大直径小于水平延伸部的直径，水平延伸部的直径小于接垫的最大直径。

在一些实施例中，还包括：衬底，具有接垫；扇出结构，具有导电柱，扇出结构通过粘合层与衬底固定连接。

在一些实施例中，还包括：芯片，位于扇出结构上，并通过扇出结构电连接至衬底。

在一些实施例中，粘合层的厚度在15μm至30μm的范围内。

在一些实施例中，衬底中的电连接至接垫的第一迹线的线宽/间距小于10μm/10μm。

在一些实施例中，扇出结构中的电连接至导电柱的第二迹线的线宽/间距小于2μm/2μm。

在一些实施例中，接垫位于衬底的支撑柱的端部。

在一些实施例中，粘合层包封相互接合的导电柱、导电胶和接垫。

在一些实施例中，多个导电柱和多个接垫一一对应地连接，多个接垫的顶面的高度不同。

在一些实施例中，部分导电柱相对于所对应地接垫偏移。

在一些实施例中，导电柱和接垫均包括种子层以及由种子层包围的金属材料，种子层与金属材料共形。

在一些实施例中，种子层的厚度在0.1μm至0.5μm的范围内。

在一些实施例中，金属材料的厚度在1μm至5μm的范围内。

在一些实施例中，种子层的材料包括Ti、W或Ni。

在一些实施例中，金属材料包括Cu、Ag、Au、Ni或Pd。

在一些实施例中，导电柱的高度在10μm至30μm的范围内。

在一些实施例中，导电柱的直径在10μm至30μm的范围内。

在一些实施例中，水平延伸部的底面为曲面。

在一些实施例中，导电胶为焊料。

在一些实施例中，导电胶完全覆盖导电柱的底面和接垫的顶面。

附图说明

图1至图12示出了根据本申请实施例的形成扇出结构的顺序形成过程。

图13至图20示出了根据本申请实施例的形成衬底的顺序形成过程。