[发明专利]用于在集成电路处理期间保护经单个化集成电路裸片的方法及相关设备

说明书

本申请案涉及用于在集成电路处理期间保护经单个化集成电路裸片的方法及相关设备。提供经单个化集成电路IC裸片。所述经单个化IC裸片定位在切割带上，以在相邻的经单个化IC裸片的侧面之间提供开放空间。底部填充层及保护覆盖膜安置在所述经单个化IC裸片及所述相邻的经单个化IC裸片的侧面之间的开放空间上面。所述底部填充层及所述保护覆盖膜包含一或多个可光界定的材料。执行曝光操作以在所述底部填充层与所述保护覆盖膜上产生图案。基于所述图案，在所述相邻的经单个化IC裸片的所述侧面之间的所述开放空间上面的区域处将所述底部填充层及所述保护覆盖膜移除，以形成安置在所述经单个化IC裸片上面的所述底部填充层的部分及所述保护覆盖膜的部分。

技术领域

本公开的实施例大体上涉及半导体制造，且更具体地，涉及使用保护覆盖膜来在集成电路处理期间进行底部填充保护。

背景技术

集成电路(IC)裸片堆叠可包含以下过程：将多个裸片彼此上下安装，其中堆叠的裸片最终封装在单个半导体封装中以形成离散电子装置。堆叠式IC裸片的采用继续增加，以努力减少整个电气装置占用面积并改进电气装置的电气性能。

发明内容

本申请案的方面是针对一种方法，其包括：在载体的切割带上提供经单个化集成电路(IC)裸片，其中所述经单个化IC裸片定位在所述切割带上，以在相邻的经单个化IC裸片的侧面之间提供开放空间；在所述经单个化IC裸片及所述相邻的经单个化IC裸片的所述侧面之间的所述开放空间上面安置底部填充层及保护覆盖膜，其中所述保护覆盖膜经定位在所述底部填充层上面，其中所述底部填充层及所述保护覆盖膜包括一或多个可光界定的材料；执行曝光操作以在所述底部填充层及所述保护覆盖膜上产生图案；及根据所述图案，在所述相邻的经单个化IC裸片的所述侧面之间的所述开放空间上面的区域处将所述底部填充层及所述保护覆盖膜移除，以形成安置在所述经单个化IC裸片上面的所述底部填充层的部分及所述保护覆盖膜的部分。

本申请案的另一方面是针对一种设备，其包括：载体；经单个化集成电路(IC)裸片，其定位在所述载体上面，其中所述经单个化IC裸片定位在所述载体上，以在相邻的经单个化IC裸片的侧面之间提供开放空间；及底部填充层，其位于所述经单个化IC裸片上面；及保护覆盖膜，其位于所述底部填充层上面，其中所述保护覆盖膜使用粘合接合耦合到所述底部填充层。

本申请案的又一方面是针对一种方法，其包括：提供包括集成电路(IC)裸片的装置晶片；在所述装置晶片上面安置底部填充层及保护覆盖膜，其中所述保护覆盖膜在所述底部填充层上面并耦合到所述底部填充层；及通过处理装置将所述IC裸片从所述装置晶片切割，以形成经单个化IC裸片，其中所述经单个化IC裸片包括安置在所述经单个化IC裸片上面的所述底部填充层的部分及所述保护覆盖膜的部分。

附图说明

从下文给出的详细描述且从本公开的各种实施例的附图将更全面理解本公开。然而，不应将图式用于将本公开限制于特定实施例，而仅为了解释及理解。

图1根据本公开的一些实施例说明在制造过程中使用的装置晶片，所述制造过程包含用于在载体上提供装置晶片的第一操作。

图2根据本公开的一些实施例说明在制造过程中使用的装置晶片，所述制造过程包含用于在装置晶片上方形成底部填充层以及保护覆盖膜的第二操作。

图3根据本公开的一些实施例说明在制造过程中使用的装置晶片，所述制造过程包含用于将介于装置晶片的IC裸片之间的装置晶片的区域上面的底部填充层及保护覆盖膜的第三操作。

图4根据本公开的一些实施例说明在制造过程中使用的装置晶片，所述制造过程包含用于从装置晶片切割IC裸片以形成经单个化IC裸片的第四操作。

图5A根据本公开的一些实施例说明在制造过程中使用的装置晶片，所述制造过程包含用于移除保护覆盖膜的一或多个部分的第五操作。