[发明专利]包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法

说明书

本申请涉及包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法。所述方法包括在衬底上形成包括导体材料的导体层。在所述导体层上方形成包括竖直交替的第一层和第二层的堆叠。所述堆叠包括其间具有水平拉长的沟槽的横向间隔开的存储器块区。沟道材料串延伸穿过所述第一层和所述第二层。所述第一层的材料具有与所述第二层的成分不同的成分。所述第一层的最低者厚于其上方的所述第一层。所述第一层材料选择性地相对于所述第二层材料进行各向同性蚀刻以在所述第一层中形成空隙空间。传导材料沉积到所述沟槽中并沉积到所述第一层中的所述空隙空间中。所述传导材料填充在所述最低第一层上方的所述第一层中的所述空隙空间。所述传导材料不完全填充所述最低第一层中的所述空隙空间。从所述最低第一层蚀刻所述传导材料。在蚀刻所述传导材料之后，导电材料沉积到所述最低第一层的所述空隙空间中，并将所述沟道材料串中的个别者的所述沟道材料和所述导体层的所述导体材料直接电耦合在一起。公开了额外实施例，包含独立于方法的结构。

技术领域

本文公开的实施例涉及存储器阵列且涉及用于形成存储器阵列的方法。

背景技术

存储器是一种集成电路系统且在计算机系统中用于存储数据。存储器可制造成个别存储器单元的一或多个阵列。可使用数字线(其也可称作位线、数据线或感测线)和存取线(其也可称作字线)对存储器单元进行写入或从中进行读取。感测线可沿着阵列的列使存储器单元以导电方式互连，且存取线可沿着阵列的行使存储器单元以导电方式互连。每个存储器单元可通过感测线与存取线的组合唯一地寻址。

存储器单元可以是易失性的、半易失性的或非易失性的。非易失性存储器单元可在不通电的情况下将数据存储很长一段时间。通常将非易失性存储器指定为具有至少约10年保持时间的存储器。易失性存储器会耗散，且因此经刷新/重写以维持数据存储。易失性存储器可具有数毫秒或更少的保持时间。无论如何，存储器单元配置成以至少两个不同的可选状态保持或存储存储器。在二进制系统中，所述状态被视作“0”或“1”。在其它系统中，至少一些个别存储器单元可配置成存储多于两个水平或状态的信息。

场效应晶体管是一种可用于存储器单元中的电子组件。这些晶体管包括一对导电源极/漏极区，所述一对导电源极/漏极区之间具有半导电沟道区。导电栅极邻近沟道区且通过薄的栅极绝缘体与沟道区分开。向栅极施加合适的电压允许电流通过沟道区从源极/漏极区中的一者流动到另一者。当从栅极移除电压时，基本上防止了电流流动通过沟道区。场效应晶体管还可包含额外结构，例如，作为栅极绝缘体与导电栅极之间的栅极构造的部分的可以可逆方式编程的电荷存储区。

快闪存储器是一种存储器，且大量用于现代计算机和装置中。举例来说，现代个人计算机可将BIOS存储在快闪存储器芯片上。作为另一实例，越来越常见的是，计算机和其它装置利用固态驱动器中的快闪存储器来替代常规硬盘驱动器。作为又一实例，快闪存储器在无线电子装置中普及，这是因为快闪存储器使得制造商能够在新的通信协议变得标准化时支持这些通信协议，且使得制造商能够提供针对增强特征远程升级装置的能力。

NAND可以是集成快闪存储器的基本架构。NAND单元装置包括与存储器单元的串联组合进行串联耦合的至少一个选择装置(且所述串联组合通常称为NAND串)。NAND架构可按三维布置配置，其包括竖直堆叠的存储器单元，所述竖直堆叠的存储器单元单独地包括可以可逆方式编程的竖直晶体管。控制电路系统或其它电路系统可形成于竖直堆叠的存储器单元下方。其它易失性或非易失性存储器阵列架构也可包括单独地包括晶体管的竖直堆叠的存储器单元。

存储器阵列可布置于存储器页、存储器块和部分块(例如，子块)和存储器平面中，例如如第2015/0228651号、第2016/0267984号和第2017/0140833号美国专利申请公开案中的任一个中所展示和描述。存储器块可至少部分地限定竖直堆叠的存储器单元的个别字线层中的个别字线的纵向轮廓。与这些字线的连接可在竖直堆叠的存储器单元的阵列的末端或边缘处所谓的“阶梯结构”中发生。阶梯结构包含个别“台阶”(替代地称为“阶”或“阶梯”)，其限定个别字线的接触区，竖向延伸的导电通孔接触所述接触区以提供对字线的电存取。

发明内容