[发明专利]时钟频率异常偏差检测电路

说明书

本发明公开一种时钟频率异常偏差检测电路，包括：时钟延时链模块，用于产生不同延时长度的时钟链；时钟逻辑模块，具体包括：用于生成相位检测脉冲信号的相位检测脉冲信号电路、用于生成相位锁定脉冲信号的相位锁定脉冲信号电路，及用于控制相位检测脉冲信号电路是否不断生成或者停止生成相位检测脉冲信号的相位检测控制电路；锁定相位检测模块，通过所述相位检测脉冲信号对所述时钟链进行检测，采样反向时钟上升高电平，通过所述相位锁定脉冲信号锁定采样到的反向时钟上升高电平时对应的时钟相位，作为锁定相位。本发明只需要一个时钟源头，通过时钟延时链产生的多个时钟相位，然后通过硬件逐步趋近逻辑搜寻合适的相位以作为采样判断的标准。

技术领域

本发明涉及电子电路及信号处理技术领域，具体涉及一种时钟频率异常偏差检测电路。

背景技术

针对时钟异常检测方面的一些现有技术说明如下。

一、中国公开号为CN101063895A的发明专利公开了一种时钟异常检测电路和时钟异常检测方法，原理上是通过一个监测计时器时钟，来采样和判断另一个被检测时钟是否异常，需要两个时钟来进行时钟异常检测。

二、中国公开号为CN102694616A的发明专利公开了一种时钟检测电路、时钟电路及时钟异常检测方法，其也是针对性使用两个时钟来互相判断，即该方案也是需要另一时钟，而且判断依据也是另一个时钟是否存在（即是否停止震荡）。

三、中国公开号为CNCN101764594A的发明专利公开了一种时钟信号检测电路及异常时钟信号检测方法，其特点是通过一个时钟延时后做出一个脉冲开关信号，利用该脉冲信号来保持充放电的稳定，该稳定的特点是脉冲的宽度和充电电流的平衡，保持Vc信号不会超过施密特反相器的阈值。但是，该专利的缺点是，要求充电电流的稳定性比较高，如果某些干扰下电流突变得更大，就会导致Vc突然变大，当其超过施密特的上升阈值之后，检测模块的输出就会为高电平，会给出错误的信号判断为时钟异常，而此时时钟部分有可能是正常的存在，时钟频率也没有突变。另外的缺点是，该方法需要时钟延时比较精准，如果时钟不精准延时，那么延时后得到的脉冲宽度也不准确，那么检测时钟异常时频率的突变要求比较大才能达到检测阈值，也就是说，检测的精度比较低。

发明内容

本发明目的是提供一种时钟频率异常偏差检测电路，针对芯片实际应用中，芯片上电及时钟稳定后，通过使能开启该检测电路，然后在正常工作或者其他测试中检测干扰导致的时钟异常、频率偏差，并给出标志信号通知系统切换时钟或者其他动作。本发明由以下技术方案实现。

一种时钟频率异常偏差检测电路，其特征在于，包括：

时钟延时链模块，用于产生不同延时长度的时钟链；

时钟逻辑模块，包括：用于生成相位检测脉冲信号的相位检测脉冲信号电路、用于生成相位锁定脉冲信号的相位锁定脉冲信号电路，及用于控制相位检测脉冲信号电路是否不断生成或者停止生成相位检测脉冲信号的相位检测控制电路；

锁定相位检测模块，通过所述相位检测脉冲信号对所述时钟链进行检测，采样反向时钟上升高电平，通过所述相位锁定脉冲信号锁定采样到的反向时钟上升高电平时对应的时钟相位，作为锁定相位。

作为具体的技术方案，所述对应的时钟相位为采样到的反向时钟上升高电平的相位的后一个相位。

作为具体的技术方案，所述时钟延时链模块包括与门A1、若干个预延时单元DL1-DLn及与采样精度n对应个数的采样延时单元DY1-DYn；与门A1的两个输入端分别接入时钟信号CLKIN及使能信号EN，与门A1的输出端顺序串接若干个预延时单元DL1-DLn及与采样精度n对应个数的采样延时单元DY1-DYn。