[发明专利]一种优化的晶振快速启动电路

权利要求书

1.一种优化的晶振快速启动电路，该晶振由晶体及晶振电路组成，其特征在于，该快速启动电路包括辅助放大器和数字计时器；其中辅助放大器与晶振电路并联后的两端分别与晶体的两端相连，数字计时器的输入端与晶振电路的输出端相连，数字计时器的输出端与辅助放大器的输入端相连；所述数字计时器输出的使能信号在上电后默认将辅助放大器开启，在上电初期辅助放大器和晶振电路同时工作，在时钟信号输出的方波达到预设数量后，关断辅助放大器；时钟信号的方波仅由晶体和晶振电路维持。

2.如权利要求1所述的优化的晶振快速启动电路，其特征在于，所述的晶振电路采用由正向沟道金属氧化层半导体和负向沟道金属氧化层半导体构成的反向放大器。

3.如权利要求1所述的优化的晶振快速启动电路，其特征在于，所述的辅助放大器包括由正向沟道金属氧化层半导体和负向沟道金属氧化层半导体构成的反向放大器，以及在正向沟道金属氧化层半导体和负向沟道金属氧化层半导体之间的电流通路上设有两个开关。

4.如权利要求1、2或3所述的优化的晶振快速启动电路，其特征在于，所述数字计时器由与门、与非门构成的逻辑门和5个串联的D触发器组成；其中上电复位信号P0连接五个D触发器的使能端，时钟信号T0连接与门的一个输入端，与门的另一个输入端连接与非门的输出端，与门的输出端连接到第一D触发器的触发端CK；第一D触发器的输出Q端连接第二D触发器的触发端CK，第一D触发器的输出QN端与第一D触发器的输入数据段D相连；第二D触发器的输出Q端连接第三D触发器的触发端CK，第二D触发器的输出QN端与第二D触发器的输入数据段D相连；第三D触发器的输出Q端连接第四D触发器的触发端CK，第三D触发器的输出QN端与第三D触发器的输入数据段D相连；第四D触发器的输出Q端连接第五D触发器的触发端CK，第四D触发器的输出QN端与第四D触发器的输入数据段D相连；第五D触发器的输出Q端连接与非门的输入端，第五D触发器的输出QN端与第五D触发器的输入数据段D相连。