[发明专利]一种优化的晶振快速启动电路

说明书

本发明涉及一种优化的晶振快速启动电路，属于电子技术领域，该晶振由晶体及晶振电路组成，该快速启动电路包括辅助放大器和数字计时器；其中辅助放大器与晶振电路并联后的两端分别与晶体的两端相连，数字计时器的输入端与晶振电路的输出端相连，数字计时器的输出端与辅助放大器的输入端相连；所述数字计时器输出的使能信号在上电后默认将辅助放大器开启，在上电初期辅助放大器和晶振电路同时工作，在时钟信号输出的方波达到预设数量后，关断辅助放大器；时钟信号的方波仅由晶体和晶振电路维持。本发明具有启动时间短、功耗低、成本低、稳定性高、噪声低、普适应高等优点。

技术领域

本发明属于电子技术领域，特别提出一种优化的晶振快速启动电路。

背景技术

晶振，或称晶体振荡器，是电子领域最常用的元器件之一，由晶体和外围电路组成，用于产生高精度的时钟信号。晶振具有压电效应，在晶体两极外加电压后晶体会产生变形。如果给晶体加上适当的交变电压，晶体就会产生谐振。给晶体施加交变电压的电路通常被称为晶振电路，包括皮尔斯、科尔林、桑托斯等电路结构，都属于反馈放大器结构。在图1的示意图中，晶体X1的两端连接晶振电路A0，A0作为反馈放大器给晶体X1施加交变电压，使得晶体X1产生持续的谐振，由晶振电路A0输出时钟信号T0。

另一方面，晶振的缺点也很明显，启动时间较长，通常在毫秒级别。为此，可以在晶振电路之外增加启动电路，该电路仅工作在晶振的初始振荡阶段，待晶振振荡频率稳定后，启动电路会被关断，以节省功耗。同时，作为一个典型的电子系统，晶振的启动电路不仅仅需要考虑启动时间的缩短，而需要从多个角度考虑性能指标，比如功耗、成本、稳定性、噪声、普适性等，其中，稳定性是指启动电路不影响晶振主电路的环路特性，不会引起额外的环路问题，普适性是指启动电路适用于包括皮尔斯、科尔林、桑托斯等结构。

为了优化晶振的启动时间，CN110224689A，CN201410435976，CN201610192685等中国专利申请文件中提出了各自的解决方法：

(1)CN110224689A的思路是检测晶振的电压振幅，并根据晶振的振幅调节晶振起振电路的电流，以使晶振的振幅达到预设值。为此，该文件在晶振电路的反馈放大器之外又引入一路仅工作于启动阶段的反馈放大器。在图2的结构示意图中，增益控制电路，用于检测无源晶振的振幅，并根据无源晶振的振幅调节晶振起振电路的电流，以使无源晶振的振幅达到预设值；与晶振起振电路相连的直流电压产生电路，用于根据晶振起振电路输出的交流电压信号生成直流电压信号。

(2)CN201410435976的思路与CN110224689A类似，创新点在于提出了一种新颖的用于启动电路的反馈放大器，如图3所示。电路实时监控晶振的振幅并通过自动增益控制电路动态调整流过起振放大器的电流，当晶振还没有起振或者振幅比较小时，实现让晶振快速启动；随着晶振振幅的变大，自动增益控制电路逐渐减小流过起振放大器额电流，从而让晶振快速启动的同时实现了低的功耗。

(3)CN201610192685是通过计时的方式关断晶振放大器的辅助电流，且计时功能由模拟的脉冲发生电路实现，其组成结构如图4所示，包括：晶振起振电路11、脉冲发生电路30、波形转换电路20及两个电流源(11、12)，其中所述晶振起振电路，具有第一输出端和第二输出端，所述晶振起振电路的第二输出端输出第一振荡信号；波形转换电路，用于将所述第一振荡信号转换为矩形波信号；第一电流源11，用于输出第一电流，以驱动所述晶振起振电路；第二电流源12，用于输出第二电流，与所述第一电流源11并联并共同驱动所述晶振起振电路10；脉冲生成电路30，用于产生控制脉冲信号，以控制所述第二电流源12在上电后输出所述第二电流，并在预设时间后停止输出所述第二电流。其工作原理是：脉冲发生电路30，用于产生控制脉冲信号，以控制所述第二电流源I2在上电后输出所述第二电流，并在预设时间后停止输出所述第二电流。

如果从启动时间、功耗、成本、稳定性、噪声、普适性等几个角度评估以上技术方案，虽然在启动时间方面都有改善，但是在其他方面都存在不足。