[发明专利]半导体存储器装置及其制造方法

权利要求书

1.一种半导体存储器装置，包括：

衬底中间隔开的第一杂质区和第二杂质区；

器件隔离图案，其位于所述第一杂质区与所述第二杂质区之间；

位线接触件，其位于所述第一杂质区上；

存储节点接触件，其位于所述第二杂质区上；以及

介电图案，其位于所述位线接触件与所述存储节点接触件之间，

其中，所述器件隔离图案的侧壁的上部具有第一倾角，所述器件隔离图案的侧壁的下部具有与所述第一倾角不同的第二倾角。

2.根据权利要求1所述的半导体存储器装置，其中，所述第二倾角比所述第一倾角更不尖锐。

3.根据权利要求1所述的半导体存储器装置，其中，所述器件隔离图案的侧壁包括拐点，所述侧壁的倾角在所述拐点处从所述第一倾角变为所述第二倾角，并且

所述拐点设置在所述第一杂质区的上表面上方。

4.根据权利要求1所述的半导体存储器装置，其中，所述介电图案的侧壁具有从所述器件隔离图案的侧壁转印的形状。

5.根据权利要求1所述的半导体存储器装置，还包括位于所述衬底上的单层缓冲图案。

6.根据权利要求5所述的半导体存储器装置，其中，所述缓冲图案和所述器件隔离图案包括相同的材料。

7.根据权利要求6所述的半导体存储器装置，其中，所述缓冲图案包括氧化硅层，并且所述缓冲图案不包括氮化硅层。

8.根据权利要求1所述的半导体存储器装置，其中，

所述第二杂质区被设置为一对第二杂质区，并且该对第二杂质区隔着所述第一杂质区设置，

各介电图案分别设置在所述第一杂质区与所述第二杂质区之间，并且具有位于所述第一杂质区的上表面下方的下表面，并且

所述介电图案的宽度在所述第一杂质区的上表面的水平高度处相同。

9.根据权利要求8所述的半导体存储器装置，其中，

所述介电图案的宽度在所述第一杂质区的上表面上方的水平高度处改变，并且使各介电图案中的一个介电图案与另一介电图案不同。

10.根据权利要求1所述的半导体存储器装置，还包括：

间隔件，其位于所述介电图案与所述器件隔离图案之间，其中，所述间隔件的最下表面在所述第一杂质区的上表面下方。

11.根据权利要求所1述的半导体存储器装置，其中，所述器件隔离图案包括具有台阶差的侧壁。

12.一种半导体存储器装置，包括：

衬底，其包括第一杂质区，所述第一杂质区与第二杂质区间隔开；

器件隔离图案，其设置在所述第一杂质区与所述第二杂质区之间；

位线接触件，其位于所述第一杂质区上；

存储节点接触件，其位于所述第二杂质区上；以及

介电图案，其设置在所述位线接触件与所述存储节点接触件之间，

其中，所述介电图案包括各自具有恒定宽度的下部和各自具有可变宽度的上部。

13.根据权利要求12所述的半导体存储器装置，其中，所述介电图案的下表面位于所述第一杂质区的上表面下方。

14.根据权利要求12所述的半导体存储器装置，还包括：

缓冲图案，其设置在所述衬底上，其中，所述缓冲图案包括与所述介电图案的材料不同的材料。

15.根据权利要求12所述的半导体存储器装置，其中，所述第二杂质区被设置为一对第二杂质区，并且该对第二杂质区隔着第一杂质区设置，并且

所述第一杂质区与所述第二杂质区之间的介电图案的下部相对于所述第一杂质区对称设置。