[发明专利]半导体存储器装置及其制造方法

说明书

一种半导体存储器装置，包括：衬底中间隔开的第一杂质区和第二杂质区；器件隔离图案，其位于第一杂质区与第二杂质区之间；位线接触件，其位于第一杂质区上；存储节点接触件，其位于第二杂质区上；以及介电图案，其位于位线接触件与存储节点接触件之间。器件隔离图案的侧壁的上部具有第一倾角，器件隔离图案的侧壁的下部具有与第一倾角不同的第二倾角。

相关申请的交叉引用

本申请要求于2020年2月27日在韩国知识产权局提交的韩国专利申请No.10-2020-0024309的优先权，该申请的主题以引用方式并入本文中。

技术领域

本发明构思总体涉及一种半导体存储器装置及其制造方法。

背景技术

半导体器件由于其小尺寸、先进的功能和低制造成本而成为电子工业中的重要因素。半导体器件的集成度越来越高，以满足对增强的功能性和更小的物理尺寸的需求。结果，减小了当代半导体器件中各种图案的线宽。然而，需要新且昂贵的曝光技术来实现某些图案的期望的精细度，并且这种趋势使得致密集成半导体器件的制造更加困难。最近已经对新的集成技术进行了各种研究。

发明内容

本发明构思的一些实施例提供了一种具有提高的可靠性的半导体存储器装置。本发明构思的一些实施例提供了一种通过减少工艺缺陷提供提高的可靠性的制造半导体存储器装置的方法。

根据本发明构思的实施例，一种半导体存储器装置可以包括：衬底中彼此间隔开的第一杂质区和第二杂质区；器件隔离图案，其位于第一杂质区与第二杂质区之间；位线接触件，其位于第一杂质区上；存储节点接触件，其位于第二杂质区上；以及介电图案，其位于位线接触件与存储节点接触件之间，其中，器件隔离图案的侧壁的上部具有第一倾角，器件隔离图案的侧壁的下部具有与第一倾角不同的第二倾角。

根据本发明构思的实施例，半导体存储器装置可以包括：衬底，其包括与第二杂质区间隔开的第一杂质区；器件隔离图案，其设置在第一杂质区与第二杂质区之间；位线接触件，其位于第一杂质区上；存储节点接触件，其位于第二杂质区上；以及介电图案，其设置在位线接触件与存储节点接触件之间，其中，介电图案包括各自具有恒定宽度的下部和各自具有可变宽度的上部。

根据本发明构思的实施例，半导体存储器装置可以包括：第一杂质区，其位于衬底中；一对第二杂质区，其位于衬底中，彼此间隔开，并且位于第一杂质区两侧；器件隔离图案，其分别位于第一杂质区与第二杂质区之间；位线接触件，其位于第一杂质区上；存储节点接触件，其分别位于第二杂质区上；以及介电图案，其分别位于位线接触件与存储节点接触件之间，其中，器件隔离图案的侧壁和上表面限定具有第一内侧壁和相对的第二内侧壁的凹部，第一内侧壁包括上部、下部和设置在第一杂质区的上表面上方的第一拐点，第一内侧壁的倾角在第一拐点处改变，第二内侧壁包括上部、下部和设置在第一杂质区的上表面上方的第二拐点，第二内侧壁的倾角在第二拐点处改变。

根据本发明构思的实施例，制造半导体存储器装置的方法可以包括：在衬底中形成器件隔离图案以限定有源部分；在有源部分中形成第一杂质区；在与第一杂质区间隔开的有源部分中形成第二杂质区；在衬底上形成缓冲层；蚀刻缓冲层以使第一杂质区的上表面暴露；选择性地蚀刻暴露的第一杂质区；各向同性地蚀刻缓冲层和器件隔离图案；在第一杂质区上形成位线接触件；以及在第二杂质区上形成存储节点接触件。

根据本发明构思的实施例，制造半导体存储器装置的方法可以包括：各向同性地蚀刻缓冲层以形成缓冲图案，缓冲图案包括使衬底中的第一杂质区暴露的凹部，其中，第一凹部被设置为远离第一杂质区；选择性地蚀刻被缓冲图案暴露的第一杂质区，使得凹部的深度增加；各向同性地蚀刻缓冲图案的暴露侧壁和器件隔离图案的侧壁以扩展凹部；在凹部上方共形地形成线形氧化物层以覆盖第一杂质区和第二杂质区；蚀刻氧化物层一形成使第一杂质区的上表面和凹部的下表面暴露的氧化物间隔件，使得凹部的第一内侧壁的下部和凹部的第二内侧壁的下部与第一杂质区间隔开相同的间隔。

附图说明