[发明专利]一种精确获得PCB走线上下层介电常数差异的仿真方法

说明书

本发明公开了一种精确获得PCB走线上下层介电常数差异的仿真方法，第一步获得电路板内半固化片压合后的远端信号串扰特性，第二步获得电路板内半固化片压合前的远端信号串扰特性，第三步将半固化片压合前的介电常数在仿真软件中进行仿真，并获得半固化片压合后的介电常数，最终获得真实的PCB走线上下层的介电常数差异值。通过本发明的仿真方法，精确得到半固化片压合后的介电常数，PCB走线设计时，能够选择与芯板介电常数更接近的半固化片，减小半固化片和芯板之间的介电常数差异，从而优化PCB走线设计。

技术领域

本发明涉及电路板设计技术领域，尤其涉及一种精确获得PCB走线上下层介电常数差异的仿真方法。

背景技术

印制电路板（Printed Circuit Board，PCB板）又称印刷电路板、印刷线路板，是电子产品物理支撑以及信号传输的重要组成部分，多层板由很多个不同的芯板（简称core）和半固化片（简称PP片）压合而成。

由于芯板是在压合之前已经固化的结构，因此它的介电常数相对比较固定，但是半固化片在压合前是没固化，在压合过程中高温融化才会慢慢固化，因此压合前后半固化片的介电常数会有不小的差异。PCB设计在内层进行走线的时候，由于理论上上下层的介电常数是相同的，因此同方向的走线是不存在远端信号串扰的，但是实际上由于我们选用不同型号的芯板和半固化片，因此走线上下层介电常数还是会存在差异，就会导致远端信号串扰的产生。

因此，如何获得半固化片压合后的介电常数，进而利用走线上下层的介电常数差异优化PCB走线设计，上述问题有待解决。

发明内容

为了克服现有的技术的不足，本发明提供一种精确获得PCB走线上下层介电常数差异的仿真方法。

本发明技术方案如下所述：

一种精确获得PCB走线上下层介电常数差异的仿真方法，其特征在于，包括以下步骤：

步骤1：获得电路板内与PCB走线邻近的半固化片压合后的远端信号串扰特性；

步骤2：获得电路板内与PCB走线邻近的半固化片压合前的远端信号串扰特性；

步骤3：在仿真软件中设置半固化片介电常数扫描范围，对半固化片压合前的介电常数按照设定值逐步扫描，直至仿真远端信号串扰结果与实际远端信号串扰测试结果拟合上，停止扫描，确定该值为半固化片压合后的介电常数；

步骤4：获得真实的PCB走线上下层的介电常数差异值，依据该差异值进行PCB走线设计。

根据上述方案的本发明，其特征在于，在步骤1中，利用频谱分析仪对已有电路板的叠层及走线数据进行测试，得到电路板内与PCB走线邻近的半固化片压合后的远端信号串扰特性。

根据上述方案的本发明，其特征在于，在步骤2中，在仿真软件中建立叠层模型和走线模型，在叠层模型中输入电路板的叠层参数，在走线模型中输入走线层的走线参数，然后进行仿真测试，得到电路板内与PCB走线邻近的半固化片压合前的远端信号串扰特性。

根据上述方案的本发明，其特征在于，仿真软件为ADS仿真软件。

根据上述方案的本发明，其特征在于，在步骤2中，输入的叠层参数包含与PCB走线邻近的半固化片介电常数、与PCB走线邻近的芯板介电常数、走线层距离上参考层的高度及走线层距离下参考层的高度。

根据上述方案的本发明，其特征在于，在步骤2中，输入的走线参数包含走线的宽度、走线的中心间距及走线的长度。

根据上述方案的本发明，其特征在于，在进行步骤2之前，还包括查表获得半固化片压合前的介电常数和芯板的介电常数的步骤。