[发明专利]一种动态可重构的RAM读写方式

说明书

本发明公开了一种动态可重构的RAM读写方式，在原始的顺序读写RAM的基础上，增加按奇偶元素分别存储两块RAM的读写方式、按上下三角元素分别存储两块RAM的读写方式、按奇偶行分别存储两块RAM的读写方式以及按行顺序存储到RAM的读写方式。通过寄存器设置能够实现RAM读写方式的改变，从而在硬件电路层面实现RAM读写方式的可重构。

技术领域

本发明涉及RAM读写方式技术领域，尤其涉及一种动态可重构的RAM读写方式。

背景技术

随机存取存储器(random access memory，RAM)又称作随机存储器，是与CPU直接交换数据的内部存储器，也叫主存(内存)。它可以随时读写，而且速度很快，通常作为操作系统或其他正在运行中的程序的临时数据存储媒介。存储单元的内容可按需随意取出或存入，且存取的速度与存储单元的位置无关的存储器。在FPGA和ASIC的开发上，通常都会涉及到RAM的使用，如数据的暂存与缓存、FIFO的搭建等。通常对RAM的读写方式为单个RAM的顺序读写，其使用方式比较单一，使得某些数据存储方案在硬件电路上难以实现。

发明内容

针对现有技术不足，本发明的目的在于提供一种动态可重构的RAM读写方式，解决背景技术中的问题。

本发明提供如下技术方案：

一种动态可重构的RAM读写方式，在原始的顺序读写RAM的基础上，增加按奇偶元素分别存储两块RAM的读写方式、按上下三角元素分别存储两块RAM的读写方式、按奇偶行分别存储两块RAM的读写方式以及按行顺序存储到RAM的读写方式。

优选的，在所述按行顺序存储到RAM模式中，一个矩阵按行存储完整的存入一块RAM中，此时矩阵与RAM的地址映射关系按照公式：Addr = base_addr + i*J + j，进行，式中I、J为数据矩阵的行列数量，i、 j分别为矩阵中数据的行列标号。

优选的，在所述奇偶元素分别存储两块RAM模式中，一个矩阵相邻元素以奇偶方式存储到两块RAM中时，矩阵与RAM的地址映射关系按照公式：

当i+j为偶数时，ram1.addr = base_addr + (i/2)*(J/2) + j/2；

当i+j为奇数时，ram2.addr = base_addr + (i/2)*(J/2) + j/2，进行，式中I、J为数据矩阵的行列数量，i、 j分别为矩阵中数据的行列标号。

优选的，在所述上下三角分别存储模式中，一个矩阵以两个三角阵存储到两块RAM中时，矩阵与RAM的地址映射关系按照如下公式进行：

当ij时， ram1.addr = base_addr + （J+J-i-1）*（i-1）/2 + j-I；

当ij时， ram2.addr = base_addr + （J+J-j-1）*（j-1）/2 + i-I，式中I、J为数据矩阵的行列数量，i、 j分别为矩阵中数据的行列标号。

优选的，在所述按奇偶行分别存储两块RAM模式中，矩阵与RAM地址的映射关系按照以下公式进行：

当i/2的余数为0时，ram1.addr = base_addr + J*i/2 + j；

当i/2的余数为1时，ram2.addr = base_addr + J*i/2 + j，式中I、J为数据矩阵的行列数量，i、 j分别为矩阵中数据的行列标号。

与现有技术相比，本发明具有以下有益效果：

（1）本发明在于一种动态可重构的RAM读写方式，利用本发明提供的方法构建了RAM阵列、RAM读写方式配置寄存器以及RAM读写通路。RAM阵列主要提供了数据存储的空间，通过RAM读写方式配置寄存器的配置能够实现RAM读写方式的改变，最后将以上方案统一在RAM读写通路中，从而实现对RAM阵列的灵活读写操作。