[发明专利]一种隧穿场效应晶体管及其制备方法

说明书

本发明涉及一种隧穿场效应晶体管及其制备方法、一种半导体器件，隧穿场效应晶体管包括：衬底；纳米片堆栈部，其设置在所述衬底上，形成多个导电沟道；纳米片堆栈部包括：纳米片形成的叠层及位于相邻纳米片之间的支撑结构，支撑结构是第一半导体形成的，纳米片是第二半导体形成的；所述第一半导体支撑结构的宽度小于第二半导体纳米片的宽度；环绕式栅极，其环绕于纳米堆栈部周围；所述环绕式栅极包括铁电层。隧穿场效应晶体管可以显著降低器件的亚阈值摆幅；同时多层堆叠的纳米片结构可以增加隧穿场效应晶体管的工作电流和栅控性能；具有支撑结构的纳米片降低了多层栅介质在纳米片间的填充要求，并可以有效增加器件的栅控性能和电流驱动能力。

技术领域

本发明涉及半导体领域，尤其涉及一种隧穿场效应晶体管及其制备方法、一种半导体器件。

背景技术

自从摩尔定律提出半个世纪以来，半导体器件的尺寸不断微缩，电路集成度越来越高。然而，在室温下由于电子的玻尔兹曼分布特征，亚阈值摆幅(SS)极限值约60mV/dec，导致传统金属-氧化物-半导体场效应晶体管(MOSFET)集成电路的发展受到挑战。随着晶体管特征尺寸步入亚五纳米阶段，功耗已经成为集成电路产业所面临的瓶颈性问题之一。其主要限制因素为亚阈值特性和驱动电压无法随特征尺寸同步改善。

隧穿场效应晶体管(Tunneling Field-effect Transistor,TFET)是基于量子力学带带隧穿效应的导通机制进行工作，从而不受限于载流子的漂移扩散。而且，TFET的亚阈值特性可突破传统MOSFET器件60mV/dec的亚阈值摆幅(SS)的限制，可以大幅降低器件的阈值电压和功耗，这也被认为是目前最具发展潜力的低功耗器件之一。

目前TFET晶体管在材料、工艺和结构等的研究具有一定挑战。硅(Si)和锗(Ge)等IV族材料具有较低的半导体带隙，通过优化材料组分、引入应力技术和异质结技术等，可以实现带间隧穿距离的减小和隧穿几率的提高；通过优化制备工艺，实现超陡掺杂剖面，减小界面陷阱，减小不利因素对于载流子隧穿的影响；

将隧穿晶体管理念与新器件结构相结合的设计理念产生了环栅纳米线隧穿场效应晶体管。这可以通过改变栅压，调控源区和沟道之间的能带间距，控制载流子的带间隧穿，从而控制器件的工作电流。

为了进一步提高TEET的性能，本发明将TEET与新型器件结构相结合，例如采用多栅结构；在栅极引入具有负电容效应的铁电薄膜的结构。

发明内容

针对上述技术问题，本发明提出了一种隧穿场效应晶体管及其制备方法、一种半导体器件，本发明采用了如下技术方案：

一种隧穿场效应晶体管，包括：

衬底；

纳米片堆栈部，其设置在所述衬底上，形成多个导电沟道；纳米片堆栈部包括：纳米片形成的叠层及位于相邻纳米片之间的支撑结构，支撑结构是第一半导体形成的，所述纳米片是第二半导体形成的；所述第一半导体支撑结构的宽度小于第二半导体纳米片的宽度；

环绕式栅极，其环绕于所述纳米堆栈部周围；所述环绕式栅极包括铁电层；掺杂类型相反的源极和漏极。

同时本发明还公开了一种隧穿场效应晶体管的制备方法，包括如下步骤：

提供衬底；

在衬底上外延生长第一半导体、第二半导体的超晶格叠层；

刻蚀超晶格叠层，形成多个鳍片；

在所述鳍片上形成伪栅；

对所述鳍片进行源漏刻蚀，在源漏刻蚀清理出的空间外延生长掺杂类型相反的源极和漏极；