[发明专利]一种大规模信道仿真的FPGA系统

权利要求书

1.一种大规模信道仿真的FPGA系统，其特征在于，包括16个ATCA-3671加速器，每个ATCA-3671有4个Virtex-7 FPGA，共64个FPGA，分成32组，每组包含2个FPGA；其中1个FPGA连接两路SDR，该FPGA设置64路接收仿真信道，并将64路的接收仿真信道合成一个信道，加入高斯白噪声影响；所述接收仿真信道包括依次连接的多普勒频移模块、传播时延模块、多径时延模块、大尺度衰落模块；

另1个FPGA用于数据搬移；

所述多普勒频移模块设有DDS核和复数乘法器，使用DDS核产生100kHz频移量来模拟多普勒频移，使用复数乘法器将频移量与原信号相乘；

所述多径时延模块采用FIR滤波器，FIR滤波器采用8抽头，采用乘法累加运算CMAC，一个CMAC通过3个实乘法累加实现；

所述大尺度衰落模块设有第二复数乘法器，使用第二复数乘法器将多径时延模块之后的信号固定乘以一个衰减系数，实现幅度和相位的调整。

2.根据权利要求1所述的一种大规模信道仿真的FPGA系统，其特征在于，每个ATCA-3671加速器的4个FPGA，以2×2的网格结构连接，一个象限内的4个加速器使用QSFP+电缆连接在同一个2×2网格拓扑中。