[发明专利]半导体器件及其形成方法

说明书

在实施例中，器件包括：包括第一衬底和第一互连结构的第一晶圆，第一互连结构的侧壁与第一衬底的侧壁形成钝角；以及接合到该第一晶圆的第二晶圆，该第二晶圆包括第二衬底和第二互连结构，第一衬底的侧壁从该第二衬底的侧壁和该第二互连结构的侧壁横向地偏移。本申请的实施例还涉及半导体器件及其形成方法。

技术领域

本申请的实施例涉及半导体器件及其形成方法。

背景技术

自集成电路(IC)的发展以来，由于各种电子元件(例如，晶体管、二极管、电阻器、电容器等)的集成密度不断提高，半导体行业经历了持续快速的增长。对于大多数而言，集成密度的这些提高来自于最小部件尺寸的不断减小，这使更多元件能够被集成在给定区域中。随着对微型化、更高速度、更大带宽和更低功耗和等待时间的需求的增长，对封装半导体管芯的较小且更具创造性的技术的需求增长。

堆叠的半导体器件已经成为用于进一步减小半导体器件的物理尺寸的有效技术。在堆叠的半导体器件中，诸如逻辑电路和存储电路的有源电路被制造在不同的半导体晶圆上。可以通过合适的接合技术将两个或更多个半导体晶圆接合在一起，以进一步减小半导体器件的形状因子。

发明内容

本申请的一些实施例提供了一种形成半导体器件的方法，包括：获得包括第一衬底和第一互连结构的第一处理晶圆，所述第一衬底包含半导体材料，所述第一互连结构包括介电材料之间的金属互连件；用第一修整工艺去除所述第一互连结构的边缘区域，所述第一修整工艺以比所述第一衬底的所述半导体材料快的速率去除所述第一互连结构的所述介电材料；在去除所述第一互连结构的边缘区域之后，用第二修整工艺去除所述第一衬底的边缘区域，所述第二修整工艺以比所述第一互连结构的所述介电材料快的速率去除所述第一衬底的所述半导体材料；以及将第二处理晶圆接合到所述第一处理晶圆的正面。

本申请的另一些实施例提供了一种形成半导体器件的方法，包括：获得包括衬底和互连结构的第一处理晶圆；蚀刻所述互连结构，以从所述第一处理晶圆的边缘区域去除所述互连结构；在蚀刻所述互连结构之后，锯切所述衬底，以去除所述第一处理晶圆的边缘区域中的所述衬底的第一部分；将所述第一处理晶圆接合到所述第二处理晶圆；以及使衬底减薄，以去除在所述第一处理晶圆的边缘区域中的所述衬底的第二部分。

本申请的又一些实施例提供了一种半导体器件，包括：第一晶圆，包括第一衬底和第一互连结构，所述第一互连结构的侧壁与所述第一衬底的侧壁形成钝角；以及第二晶圆，接合到所述第一晶圆，所述第二晶圆包括第二衬底和第二互连结构，所述第一衬底的所述侧壁从所述第二衬底的侧壁和所述第二互连结构的侧壁横向地偏移。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1至图9是根据一些实施例的在晶圆接合工艺期间的中间步骤的截面图。

图10A和图10B示出了根据一些实施例的管芯堆叠件。

图11至图15是根据一些其他实施例的在晶圆接合工艺期间的中间步骤的截面图。

图16至图20是根据一些其他实施例的在晶圆接合工艺期间的中间步骤的截面图。

图21至图25是根据一些其他实施例的在晶圆接合工艺期间的中间步骤的截面图。

具体实施方式