[发明专利]半导体结构及其制作方法

权利要求书

1.一种半导体结构的制作方法，其特征在于，包括：

提供衬底，所述衬底包括有源区和隔离区；

于所述衬底上形成第一沟槽结构，所述第一沟槽结构贯穿所述有源区和所述隔离区；

于所述第一沟槽结构内形成位线接触结构，所述位线接触结构的上表面低于所述衬底上表面；

于所述位线接触结构上形成位线结构，所述位线接触结构和所述位线结构填充满所述第一沟槽结构，且所述位线结构至少部分位于所述第一沟槽结构内；

于所述位线结构上形成位线保护结构，所述位线保护结构至少覆盖所述位线结构的上表面，且相邻所述位线保护结构之间具有第二沟槽结构；

形成电容接触结构，所述电容接触结构包括第一电容接触结构和第二电容接触结构；其中，所述第一电容接触结构位于所述第二沟槽结构内，所述第二电容接触结构覆盖所述第一电容接触结构的上表面和部分侧壁；

形成所述第一电容接触结构的步骤包括：

形成第一多晶硅层，所述第一多晶硅层位于所述第二沟槽结构内且所述第一多晶硅层的上表面低于所述位线保护结构的上表面；

形成第一牺牲层，所述第一牺牲层覆盖所述位线保护结构的上表面和部分侧壁；

形成第二多晶硅层，所述第二多晶硅层、所述第一多晶硅层和所述第一牺牲层填充满所述第二沟槽结构且所述第二多晶硅层的上表面和所述第一牺牲层的上表面齐平；

去除第一牺牲层，形成第三沟槽结构，所述第二电容接触结构覆盖所述第一电容接触结构的上表面且填满所述第三沟槽结构；

其中，所述第一多晶硅层和所述第二多晶硅层构成所述第一电容接触结构。

2.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述于所述衬底上形成第一沟槽结构，包括：

于所述衬底上形成依次形成应力缓冲材料层、刻蚀阻挡材料层以及第一掩膜材料层；

图形化所述第一掩膜材料层，以形成第一掩膜层；

以所述第一掩膜层为掩膜，刻蚀部分所述刻蚀阻挡材料层、部分所述应力缓冲材料层和部分所述衬底；

其中，剩余的所述刻蚀阻挡材料层构成刻蚀阻挡层，剩余的所述应力缓冲材料层构成应力缓冲层。

3.根据权利要求2所述的半导体结构的制作方法，其特征在于，在形成所述第一沟槽结构的步骤之后，在于所述第一沟槽结构内形成位线接触结构的步骤之前，还包括：

去除所述第一掩膜层；

形成第一侧壁保护层，所述第一侧壁保护层覆盖所述第一沟槽结构的侧壁。

4.根据权利要求3所述的半导体结构的制作方法，其特征在于，所述形成所述第一侧壁保护层包括：

形成第一侧壁材料层，所述第一侧壁材料层覆盖所述刻蚀阻挡层的表面、所述第一沟槽结构的侧壁及底部；

利用刻蚀工艺去除位于所述刻蚀阻挡层表面的所述第一侧壁材料层以及位于所述第一沟槽结构底部的所述第一侧壁材料层。

5.根据权利要求4所述的半导体结构的制作方法，其特征在于，所述于所述第一沟槽结构内形成位线接触结构包括：

形成位线接触材料层，所述位线接触材料层填充满所述第一沟槽结构且覆盖所述刻蚀阻挡层的表面；

利用刻蚀工艺去除位于所述刻蚀阻挡层表面的所述位线接触材料层以及部分位于所述第一沟槽结构内的所述位线接触材料层。

6.根据权利要求5所述的半导体结构的制作方法，其特征在于，所述于所述位线接触结构上形成位线结构包括：

形成金属阻挡材料层，所述金属阻挡材料层覆盖所述位线接触结构和所述刻蚀阻挡层的表面；

形成第一金属导电材料层，所述第一金属导电材料层覆盖所述金属阻挡材料层的表面；

去除所述刻蚀阻挡层上方的所述金属阻挡材料层和所述第一金属导电材料层，剩余的所述金属阻挡材料层构成金属阻挡层，剩余的述第一金属导电材料层构成第一金属导电层；

其中，所述金属阻挡层和所述第一金属导电层构成所述位线结构。