[发明专利]一种半导体器件及其制造方法

说明书

本发明提供了一种半导体器件及其制造方法，该半导体器件包括基底、以及形成在基底表面的金属线图案，该金属线图案包含多根间隔分布的金属线。金属线图案的上表面还覆盖有绝缘膜，且绝缘膜与基底表面间隔分布，以在任意相邻的两根金属线之间形成绝缘隔离该相邻两根金属线的气体隔离腔。通过在金属线图案的上表面覆盖绝缘膜，且绝缘膜与基底表面间隔分布，以在任意相邻的两根金属线之间形成绝缘隔离该相邻两根金属线的气体隔离腔，使相邻两根金属线之间通过两者之间的气体隔离腔作为绝缘隔离的绝缘介质，从而减小不同金属线之间的冗余电容，降低不同金属线之间的干扰，改善RC延迟现象，改善半导体器件的电特性劣化问题，提升半导体器件的电特性。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体器件及其制造方法。

背景技术

随着集成电路的集成化及体积缩小化，存储器内部的电路结构的密度也逐渐增加，导致形成电路结构的金属线的线宽也逐渐缩小，从而导致金属线的电阻逐渐增加。且相邻的两根金属线之间的间距也逐渐缩小，增加了绝缘隔离相邻两根金属线的难度，从而造成存储器的电特性劣化，从而使存储器内部的冗余电容增加，或者出现RC延迟。

发明内容

本发明提供了一种半导体器件及其制造方法，以改善半导体器件的电特性劣化问题，减小半导体器件内部的冗余电容，改善RC延迟现象。

第一方面，本发明提供了一种半导体器件，该半导体器件包括基底、以及形成在基底表面的金属线图案，其中，该金属线图案包含多根间隔分布的金属线。在金属线图案的上表面还覆盖有绝缘膜，且绝缘膜与基底表面间隔分布，以在任意相邻的两根金属线之间形成绝缘隔离该相邻两根金属线的气体隔离腔。

在上述的方案中，通过在金属线图案的上表面覆盖绝缘膜，且绝缘膜与基底表面间隔分布，以在任意相邻的两根金属线之间形成绝缘隔离该相邻两根金属线的气体隔离腔，使相邻两根金属线之间通过两者之间的气体隔离腔作为绝缘隔离的绝缘介质，从而减小不同金属线之间的冗余电容，降低不同金属线之间的干扰，改善RC延迟现象，改善半导体器件的电特性劣化问题，提升半导体器件的电特性。

在一个具体的实施方式中，该绝缘膜为原子层沉积膜，绝缘膜的材料为SiN或者NDC(掺氮的碳化物)，以便于形成均匀性及一致性较好的绝缘膜。

在一个具体的实施方式中，该原子层沉积膜的厚度为

在一个具体的实施方式中，金属线图案为栅极图案、位线图案接触插塞图案或互连线图案，以降低栅极、位线、接触插塞或互连线之间的冗余电容，降低相互之间的干扰，改善RC延迟现象，改善半导体器件的电特性劣化问题，提升半导体器件的电特性。

第二方面，本发明还提供了一种半导体器件的制造方法，该制造方法包括：提供一基底；在基底表面形成金属线图案，其中，该金属线图案包含多根间隔分布的金属线；在金属线图案的上表面覆盖绝缘膜，且绝缘膜与基底表面间隔分布，以在任意相邻的两根金属线之间形成绝缘隔离该相邻两根金属线的气体隔离腔。

在上述的方案中，通过在金属线图案的上表面覆盖绝缘膜，且绝缘膜与基底表面间隔分布，以在任意相邻的两根金属线之间形成绝缘隔离该相邻两根金属线的气体隔离腔，使相邻两根金属线之间通过两者之间的气体隔离腔作为绝缘隔离的绝缘介质，从而减小不同金属线之间的冗余电容，降低不同金属线之间的干扰，改善RC延迟现象，改善半导体器件的电特性劣化问题，提升半导体器件的电特性。

在一个具体的实施方式中，在基底表面形成金属线图案包括：在基底表面形成牺牲膜层；在牺牲膜层上刻蚀出金属线槽图案，其中，该金属线槽图案包含多个金属线槽；在金属线槽图案中形成金属线图案，其中，每个金属线槽中形成有一根金属线；去除牺牲膜层。以便于形成间隔分布的金属线图案。