[发明专利]半导体存储器装置

说明书

一种半导体存储器装置，包括：缓冲器晶片；堆叠在缓冲器晶片上的存储器晶片；以及硅通孔，存储器晶片中的至少一个包括：存储器单元阵列；错误校正码(ECC)引擎；错误信息寄存器；以及控制逻辑电路，其被配置为控制ECC引擎，以执行读修改写操作，其中，控制逻辑电路被配置为：基于产生信号和通过ECC码解码获得的第一校正子，在错误信息寄存器中记录与第一码字关联的第一地址；以及基于多个读修改写操作，基于在错误信息寄存器中记录的第一校正子的改变来确定第一码字的错误属性。

相关申请的交叉引用

本申请要求于2020年4月1日在韩国知识产权局(KIPO)提交的韩国专利申请No.10-2020-0039597的优先权，该申请的公开以引用方式全文并入本文中。

技术领域

本发明构思的示例性实施例涉及存储器，并且更具体地说，涉及在修复缺陷单元时能够使用错误校正码(ECC)信息的半导体存储器装置。

背景技术

可用作存储器系统中的存储装置的半导体存储器的容量和速度二者均在增加。因此，正进行各种尝试以制造具有大容量和小占地面积的存储器，以及找到有效地操作存储器的方式。

近来，为了提高半导体存储器的集成度，使用包括多个堆叠的存储器芯片的3维(3D)结构。然而，由于对大集成和大容量存储器的需求，存储器芯片的3D堆叠的结构的大小减小。

发明内容

根据本发明构思的示例性实施例，提供了一种半导体存储器装置，该半导体存储器装置包括：缓冲器晶片；堆叠在缓冲器晶片上的多个存储器晶片；以及多个硅通孔(TSV)，其将所述多个存储器晶片连接至缓冲器晶片，其中所述多个存储器晶片中的至少一个包括：存储器单元阵列，其包括多个存储器单元行，每行包括多个易失性存储器单元；错误校正码(ECC)引擎；错误信息寄存器；以及控制逻辑电路，其被配置为控制ECC引擎，以通过以下步骤执行读修改写操作：基于存取地址和命令，从所述多个存储器单元行中的第一存储器单元行中的子页中读取对应于第一码字的数据；响应于检测到第一码字中的错误，对数据执行ECC解码，以产生错误产生信号；校正第一码字中的检测到的错误；以及将校正的第一码字写入对应于子页的第一存储器位置中，其中，控制逻辑电路被配置为：基于错误产生信号和通过ECC解码获得的第一校正子，在错误信息寄存器中记录与第一码字关联的第一地址；以及基于多个读修改写操作，基于在错误信息寄存器中记录的第一校正子的改变来确定第一码字的错误属性。

根据本发明构思的示例性实施例，提供了一种半导体存储器装置，该半导体存储器装置包括：存储器单元阵列，其包括多个存储器单元行，每行包括多个易失性存储器单元；ECC引擎；错误信息寄存器；以及控制逻辑电路，其被配置为控制ECC引擎以通过以下步骤执行读修改写操作：基于存取地址和命令，从所述多个存储器单元行中的第一存储器单元行中的子页中读取对应于第一码字的数据；对数据执行ECC解码，以响应于检测到第一码字中的错误而产生错误产生信号；校正第一码字中的检测到的错误；以及将校正的第一码字写入对应于子页的第一存储器位置中，其中，控制逻辑电路被配置为：基于错误产生信号和通过ECC解码获得的第一校正子，在错误信息寄存器中记录与第一码字关联的第一地址；以及基于多个读修改写操作，基于在错误信息寄存器中记录的第一校正子的改变来确定第一码字的错误属性。