[发明专利]一种3D NAND存储器件的制造方法

说明书

本申请提供一种3D NAND存储器件的制造方法，在对沟道孔侧壁的氮化硅层进行氧化时，首先在第一温度下进行氧化，得到沟道孔的顶部和底部氧化较为均匀的第一氧化膜，之后再在第二温度下继续进行氧化，由于第一氧化膜对含氧化合物的消耗较少，使得含氧化合物能够较均匀的分布在沟道孔内部，因此氮化硅层在高温下也能继续进行均匀的氧化，得到沟道孔的顶部和底部氧化较为均匀的第二氧化膜。由此可见，本申请实施例的方法能够解决在3D NAND存储器件制造过程中沟道孔的顶部反应过快而底部反应较慢，导致顶部的氧化硅较厚而底部氧化硅较薄的问题，制造得到可靠性高的器件。

技术领域

本发明涉及半导体器件及其制造领域，特别涉及一种3D NAND存储器件的制造方法。

背景技术

在3D NAND器件中，采用垂直堆叠多层存储单元的方式，实现堆叠式的3D NAND存储器件。具体的，可以先形成沟道孔(Channel hole)，而后在沟道孔侧壁形成存储功能层，存储功能层可以包括氧化硅、氮化硅、氧化硅层构成的叠层(Oxide-Nitride-Oxide，ONO层)，其中，朝向沟道孔侧壁的氧化硅层作为阻挡层，隔离牺牲层和衬底，从而防止后续电极与衬底之间形成导通，氮化硅层作为电荷存储层，远离沟道孔侧壁的氧化硅层作为电荷存储层和沟道层之间的隧穿(Tunneling)层。存储功能层是器件中的重要膜层，其质量直接影响器件性能，因此得到高质量的存储功能层极为重要。

存储功能层中的氧化硅可以通过热氧化氮化硅的方式形成，然而随着3D NAND器件堆叠层数的增加，沟道孔的深宽比(aspect ratio，AR)也随之提升，导致沟道孔的顶部反应过快而底部反应较慢，从而顶部的氧化硅较厚而底部氧化硅较薄，不利于得到可靠性高的器件。

发明内容

有鉴于此，本申请的目的在于提供一种3D NAND存储器件的制造方法，能够解决在3D NAND存储器件制造过程中沟道孔的顶部反应过快而底部反应较慢，导致顶部的氧化硅较厚而底部氧化硅较薄的问题。

本申请实施例提供了一种3D NAND存储器件的制造方法，方法包括：

提供衬底；所述衬底上形成有绝缘层和牺牲层交替层叠的堆叠层，所述堆叠层中形成有沟道孔，所述沟道孔侧壁上形成有氮化硅层；

在第一温度下对所述氮化硅层进行第一氧化工艺，以形成第一氧化膜；

在第二温度下对所述氮化硅层进行第二氧化工艺，以形成第二氧化膜，所述第二温度高于所述第一温度。

可选的，所述第一温度的范围为600-650℃，所述第二温度范围为700-800℃。

可选的，所述第一氧化工艺包括多个第一子氧化工艺，所述多个第一子氧化工艺对应多个第一温度，所述在第一温度下对所述氮化硅层进行第一氧化工艺，包括：

依次在多个第一温度下对所述氮化硅层进行多个第一子氧化工艺；

和/或，

所述第二氧化工艺包括多个第二子氧化工艺，所述多个第二子氧化工艺对应多个第二温度，所述在第二温度下对所述氮化硅层进行第二氧化工艺，包括：

依次在多个第二温度下对所述氮化硅层进行多个第二子氧化工艺。

可选的，进行所述第一氧化工艺的所述第一温度包括610℃，进行所述第二氧化工艺的所述第二温度包括730℃和800℃。

可选的，所述第一氧化膜的厚度范围为40-50埃，所述第二氧化膜的厚度范围为30-40埃。

可选的，所述牺牲层的材料为氮化硅材料，所述绝缘层的材料为氧化硅材料。

可选的，所述氮化硅层与所述绝缘层的侧壁接触，且与所述牺牲层的侧壁接触。