[发明专利]具有相同的指令集架构(ISA)的非对称性能多核架构

权利要求书

1.一种多核处理器，包括：

支持相同指令集的第一多个核和第二多个核，其中，所述第一多个核比所述第二多个核具有更高性能并且消耗更多功率；

缓存，由所述第一多个核和所述第二多个核共享；以及

功率管理硬件，用于启用和禁用所述第一多个核和所述第二多个核，其中，所述功率管理硬件用于基于对所述多核处理器的需求来控制所述第一多个核和所述第二多个核的核组合。

2.如权利要求1所述的多核处理器，其中，所述第二多个核中的每一个核具有比所述第一多个核中的每一个核的最大工作频率更低的最大工作频率。

3.如权利要求1所述的多核处理器，其中，所述第一多个核中的每一个核和所述第二多个核中的每一个核包括其中相应的缓存。

4.如权利要求3所述的多核处理器，其中，所述第一多个核中的每一个核进一步包括其中用于数据的缓存和用于指令的缓存。

5.如权利要求1所述的多核处理器，其中，所述核组合包括其中所述第一多个核中的一些核但不是所有核和所述第二多个核被启用的状态。

6.如权利要求1所述的多核处理器，进一步包括系统存储器接口，所述系统存储器接口用于耦合至系统存储器以搜索由所述第一多个核和所述第二多个核中的任意核请求的在所述缓存中未找到的缓存线。

7.如权利要求1所述的多核处理器，其中，所述第一多个核至少为三个。

8.如权利要求1所述的多核处理器，进一步包括一致性逻辑电路，所述一致性逻辑电路用于维护由所述第一多个核和所述第二多个核共享的所述缓存中的缓存一致性。

9.一种非瞬态机器可读介质，其包含程序代码，所述程序代码当被机器所处理时，致使方法被执行，所述方法包括：

由在多核处理器上执行的操作系统监视对所述多核处理器的需求，其中，所述多核处理器包括支持相同指令集的第一多个核和第二多个核以及缓存，所述第一多个核比所述第二多个核具有更高性能并且消耗更多功率，所述缓存由所述第一多个核和所述第二多个核共享；以及

基于所述需求利用所述多核处理器的功率管理硬件来控制所述第一多个核和所述第二多个核的核组合。

10.一种多核处理器的设计方法，包括：

为处理器核中的每一个创建高级行为描述；

将所述高级行为描述综合到RTL级网表；

针对每一个高功率核，基于高功率设计库，将所述RTL级网表综合到对应的较高功率核门级网表；

针对每一个低功率核，基于低功率设计库，将所述RTL级网表综合到对应较低功率核门级网表；

针对所述较高功率核门级网表和所述较低功率核门级网表，分别开展布局和时序分析，得到晶体管级网表；

基于所述晶体管级网表进行设计布局；

执行清洁制造接地规则检查。