[发明专利]具有相同的指令集架构(ISA)的非对称性能多核架构

说明书

本申请涉及具有相同的指令集架构(ISA)的非对称性能多核架构。根据本申请，描述了一种方法，该方法包括允许多核处理器的各核的操作，使得两种核都用相同的指令集支持各自的软件例程，在一组相同的所施加的供电电压和工作频率下，第一核比第二核具有更高的性能且消耗更多的功率。

本申请是针对分案申请201810311226.1再次提出的分案申请。分案申请201810311226.1是PCT国际申请号为PCT/US2012/068274、国际申请日为2012年12月6日、进入中国国家阶段的申请号为201280063860.9，题为“具有相同的指令集架构(ISA)的非对称性能多核架构”的申请的分案申请。

技术领域

本发明的领域通常涉及计算系统架构，且尤其涉及具有相同的指令集架构(ISA)的非对称性能多核架构。

背景技术

图1示出典型的多核处理器100_1。如图1中可见，多核处理器100_1包括在相一半导体管芯100_1上的多个处理器核101_1到101_N。处理器核中的每一个通常包含用于缓存数据和/或指令的至少一个缓存层。交换组织结构102把处理器核101_1到101_N彼此互连起来，并将其互连到一个或多个附加的缓存层103_1到103_N。根据一种方法，处理器101_1到101_N和一个或多个缓存层具有内部一致性逻辑，例如，以便防止两个不同的核并发地修改相同的数据项。

还包括系统存储器接口(它也可以包括附加的一致性逻辑)104。在这里，如果核请求具有所需要的指令或数据项的特定的缓存线，并且，在任何缓存层中都找不到该缓存线，则把该请求提交给系统存储器接口104。如果所寻找的缓存线不在直接耦合到接口104的系统存储器105_1中，则通过系统网络接口106把该请求转发给另一多核处理器，以便从其本地系统存储器(例如，多核处理器100_X的系统存储器105_X)取出所期望的数据/指令。在多处理器核100_1到100_X之间存在分组交换网络107，以便支持这些种类的系统存储器请求。

多处理器核上还包括到系统I/O组件108_1到108_Y的接口(例如，诸如硬盘驱动器、打印机、外部网络接口等等的深度非易失性存储)。这些接口可以采取诸如高速以太网接口和/或高速PCIe接口等的高速链路接口的形式。

一些多核处理器也可以具有到交换组织结构102的端口105，以便向上扩展与相同的(也向上扩展的)缓存结构相关联的处理器核的数量。例如，如图1可见，多处理器核101_1和101_2通过交换组织结构端口105耦合，以便有效地形成共享公共缓存结构的2N个核的平台(处理器100_2通过到其交换组织结构的相似的端口耦合到处理器100_1)。

附图简要说明

在附图的各图中，作为示例而非限制阐释本发明，附图中，类似的标号指示相似的元素，且附图中：

图1示出多核处理器和周围的计算机系统(现有技术)；

图2示出功率管理策略(现有技术)；

图3示出逻辑门驱动电路；

图4示出具有支持相同的指令集的高功率核和低功率核的多核处理器；

图5比较高功率核和低功率核的功率消耗；

图6示出第一功率管理方法；

图7示出第二功率管理方法；

图8示出一种设计方法。

具体实施方式

计算系统功率消耗正变得越来越受到关注。因而，多种不同的功率管理方案被合并到现代计算系统中。通常，系统的功率管理组件将随着系统的工作量增加而扩展系统的处理性能，且随着系统的工作量减少而缩减系统的处理性能。由于系统的功率消耗与其性能能力强相关，降低系统的处理性能对应于功率节省。