[发明专利]半导体装置、半导体存储装置及半导体装置的制造方法

说明书

本发明的实施方式提供能够实现接触结构的低电阻化的半导体装置、半导体存储装置及半导体装置的制造方法。实施方式的半导体装置具备：半导体基板；导电体，该导电体包含钨(W)或钼(Mo)；第一膜，该第一膜设置于导电体与半导体基板之间，包含钛(Ti)及硅(Si)；绝缘层，该绝缘层包围导电体；和第二膜，该第二膜设置于导电体与绝缘层之间，包围导电体，包含钛(Ti)及氮(N)，其中，半导体基板与第二膜的半导体基板的相反侧的端部之间的第一距离小于半导体基板与导电体的半导体基板的相反侧的端部之间的第二距离。

关联申请

本申请以日本专利申请2020-49903号(申请日：2020年3月19日)作为基础申请而享有优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

本发明的实施方式涉及半导体装置、半导体存储装置及半导体装置的制造方法。

背景技术

在半导体装置中，例如为了将半导体基板与半导体基板之上的绝缘层中设置的布线层电连接，设置接触结构。接触结构通过绝缘层中形成的接触孔中设置的导电体，将半导体基板与布线层连接。

为了实现接触结构的低电阻化，例如，通过导电体埋入接触孔中而形成接触插塞。另外，为了实现接触结构的低电阻化，在接触插塞与半导体基板之间形成金属硅化物膜。

发明内容

本发明的实施方式提供能够实现接触结构的低电阻化的半导体装置、半导体存储装置及半导体装置的制造方法。

实施方式的半导体装置具备：半导体基板；导电体，该导电体包含钨(W)或钼(Mo)；第一膜，该第一膜设置于导电体与半导体基板之间，包含钛(Ti)及硅(Si)；绝缘层，该绝缘层包围导电体；和第二膜，该第二膜设置于导电体与绝缘层之间，包围导电体，包含钛(Ti)及氮(N)，其中，半导体基板与第二膜的和半导体基板相反侧的端部之间的第一距离小于半导体基板与导电体的和半导体基板相反侧的端部之间的第二距离。

附图说明

图1是第1实施方式的半导体装置的示意截面图。

图2(a)、(b)是第1实施方式的半导体装置的示意截面图。

图3～11是表示第1实施方式的半导体装置的制造方法的示意截面图。

图12是比较例的半导体装置的示意截面图。

图13是表示比较例的半导体装置的制造方法的示意截面图。

图14是第2实施方式的半导体存储装置的示意截面图。

图15是第3实施方式的半导体存储装置的示意截面图。

符号的说明

10 半导体基板

12 接触插塞(导电体)

14 硅化物膜(第一膜)

16 侧壁膜(第二膜)

18 绝缘层

20 金属布线(第一金属布线)

30 硅基板

32 氧化硅层(绝缘层)

34 开口部

36 钛膜(第一膜)

38 硅化钛膜(第二膜)

40 氮化钛膜(第三膜)

42 氮化钛膜(第四膜)

44 钨膜(第五膜)