[发明专利]一种用于STT-MRAM中的读写控制电路

说明书

本发明涉及集成电路技术领域，具体公开了一种用于STT‑MRAM中的读写控制电路，其中，包括多行读写控制单元，每行读写控制单元均包括：写电路，与存储阵列连接，用于根据控制信号控制输入数据是否写入存储阵列；读出电路，与存储阵列连接，用于读出存储阵列中的存储数据；存储阵列，用于控制存储单元的选通，并将写电路写入的输入数据存储至选通的存储单元中以形成存储数据；比较器，分别与写电路和锁存器连接，用于将锁存器中暂存的存储数据与输入数据进行比较，生成控制信号；锁存器，用于获取读出电路读取的存储数据，并将存储数据进行暂存。本发明提供的用于STT‑MRAM中的读写控制电路降低了写功耗并且降低了写错误率。

技术领域

本发明涉及集成电路技术领域，尤其涉及一种用于STT-MRAM中的读写控制电路。

背景技术

近年来，随着物联网的兴起、移动互联网的普及和云计算技术的飞速发展，大量新的数据在数以亿计的智能设备、各类传感器和PC电脑上产生，而这些数据又需要通过网络传输到后台数据中心进行集中存储和处理。在当今信息世界数据爆炸式增长的大数据时代，大数据应用在规模与复杂度上的快速增长，对现有的存储技术提出了新的挑战，因此，新型存储器的研发已成为全世界的研究热点之一。然而，在传统的存储技术中，动态随机存储器（DRAM）集成度高但速度较慢且需要周期刷新；静态随机存储器（SRAM）读写速度快但功耗高；闪存（Flash）具有非易失性，数据无需刷新，但数据擦除慢且空间扩展性差。

目前新出现的新型存储器包括磁阻存储器（Magnetic Random Access Memory，MRAM）、相变存储器、阻变存储器、量子存储器、生物存储器等被广泛研究用以替代存储系统的CMOS技术来构建大容量、高效能、低功耗的存储层次系统，其中MRAM是利用磁隧道结（Magnetic Tunnel Junction，MTJ）的磁化特征来存储数据，同时兼有了DRAM高集成度、SRAM高速读写能力和Flash的非易失性的优点，而且具有无限次重复写入的能力，有望成为下一代主流存储介质。基于自旋转矩效应的STT-MRAM利用电子的自旋的特性存储、处理和运输数据，因此相比传统的存储器具体更小的面积，更快的速度以及更低的功耗。

在现有的STT-MRAM写电路的设计中，主要是由写使能端和数据输入端来控制对MTJ进行数据的写入操作，写使能端和数据输入端首先通过写控制控制电路。现有的STT-MRAM存储器的写电路中，由于存储容量的增加，阵列复杂度的提高，使得对STT-MRAM存储单元的写电流较低，这直接影响了STT-MRAM的可靠性，使得写错误率提高，同时由于列选择器和写电路之间存在延迟关系，通常会造成列选择信号激活，而数据仍未开始写入MTJ的现状，这同样会导致功耗的提高。

发明内容

本发明提供了一种用于STT-MRAM中的读写控制电路，解决相关技术中存在的写电路导致的功耗高的问题。

作为本发明的一个方面，提供一种用于STT-MRAM中的读写控制电路，其中，包括多行读写控制单元，每行读写控制单元均包括：

写电路，与所述存储阵列连接，用于根据控制信号控制输入数据是否写入所述存储阵列；

读出电路，与所述存储阵列连接，用于读出所述存储阵列中的存储数据；

存储阵列，用于控制存储单元的选通，并将所述写电路写入的输入数据存储至选通的存储单元中以形成存储数据；

比较器，分别与所述写电路和所述锁存器连接，用于将所述锁存器中暂存的存储数据与输入数据进行比较，生成所述控制信号；

锁存器，用于获取所述读出电路读取的所述存储数据，并将所述存储数据进行暂存。

进一步地，所述写电路包括：

写控制逻辑电路，所述写控制逻辑电路的输入端连接写使能端和数据输入端，所述写控制逻辑电路的控制端连接所述比较器。