[发明专利]半导体结构及其形成方法

说明书

本发明的实施例公开了一种结构，包括：衬底、在衬底上方的隔离结构、自该衬底延伸并邻近该隔离结构的鳍、在该鳍上方的两个源极/漏极(S/D)部件、悬在该衬底上方并连接该S/D部件的沟道层、环绕该堆叠件中每一沟道层的第一栅极结构、设置在该第一栅极结构的处于该堆叠件外表面上的两个相对侧壁上的两个外部间隔件、设置在该S/D部件和该沟道层之间的内部间隔件和在该隔离结构上方并直接连接该栅极结构一端的栅极端介电部件。该栅极端介电部件包含介电常数高于该外部间隔件和该内部间隔件中所包含材料的介电常数的第一材料。本发明的实施例还公开了一种形成半导体结构的方法。

技术领域

本发明的实施例涉及半导体结构及其形成方法。

背景技术

电子工业对能够同时支持更多越来越复杂和巧妙的功能的更小、更快的电子设备的需求越来越大。为了满足这些需求，集成电路(IC)工业持续不断地制造低成本、高性能、低功耗的集成电路。因此，通过降低IC的尺寸(例如，使IC特征尺寸更小)，从而提高生产效率并降低相关成本，在很大程度上实现了上述目标。然而，这样缩小尺度也使IC制造工艺更为复杂。因此，为使IC器件及其性能能够持续进步，就需要在IC制造工艺和技术方面取得类似的进展。

近来，人们引入了多栅极器件来改善栅极控制。人们已发现，多栅极器件可以增加栅极-通道耦合、减小关态电流和/或减小短沟道效应(SCE)。一个这样的多栅极器件就是环栅极(GAA)器件，包括围绕沟道区域延伸，在多个侧面上接入沟道区域的栅极结构。GAA器件能够积极地缩小IC技术尺度，维持栅极控制和减少SCE，同时能够无缝地融入传统的IC制造工艺。随着GAA器件的规模不断扩大，在GAA器件制造中的难题也随之出现。这些难题包括：由于栅极隔离不足而造成的源极/漏极接触件和栅极之间以及相邻栅极端之间的短路，由于金属栅极和源极/漏极接触件(CO)产生的金属扩散而带来的长期可靠性问题，栅极和源极(Source)/漏极(Drain)之间的寄生电容增加等。因此，尽管现有的GAA及其制造方法已大致满足了预期目标，但并未在所有方面都令人满意。

发明内容

根据本发明实施例的一个方面，提供了一种半导体结构，包括：

衬底；隔离结构，位于衬底上方；半导体鳍，自衬底延伸并且邻近隔离结构；两个源极/漏极(S/D)部件，位于半导体鳍上方；沟道层的堆叠件，悬在半导体鳍上方并且连接S/D部件；栅极结构，环绕沟道层的堆叠件中的每个沟道层；两个外部间隔件，设置在栅极结构的两个相对侧壁上；内部间隔件，设置在S/D部件和沟道层之间；以及栅极端介电部件，位于隔离结构上方，并且直接连接栅极结构的端，其中，栅极端介电部件中所包含材料的介电常数高于外部间隔件和内部间隔件中所包含材料的介电常数。

根据本发明实施例的另一个方面，提供了一种半导体结构，包括：衬底；隔离结构，位于衬底上方；半导体鳍，自衬底延伸并且邻近隔离结构；第一介电鳍和第二介电鳍，设置在隔离结构上方，并且与半导体鳍的纵向平行取向，其中，半导体鳍在第一介电鳍和第二介电鳍之间；两个源极/漏极(S/D)部件，生长在半导体鳍上；沟道层的堆叠件，悬在半导体鳍上方，并且连接两个S/D部件；栅极结构，环绕沟道层的堆叠件中的每个沟道层，其中，栅极结构还设置在第一介电鳍上方；两个外部间隔件，设置在栅极结构的两个相对侧壁上；内部间隔件，设置在S/D部件和沟道层之间；以及栅极端介电部件，设置在第二介电鳍上方，并且直接接触栅极结构的端，其中，栅极端介电部件、外部间隔件和内部间隔件包括不同材料。