[发明专利]研磨用组合物、研磨用组合物的制造方法、研磨方法及半导体基板的制造方法

说明书

本发明涉及研磨用组合物、研磨用组合物的制造方法、研磨方法及半导体基板的制造方法。本发明的研磨用组合物为包含磨粒、添加剂、pH调节剂和分散介质的研磨用组合物，前述磨粒的zeta电位为负，前述添加剂为具有叔氮原子的桥连二环式化合物，前述添加剂的含量相对于研磨用组合物总质量大于0质量％且小于0.5质量％，所述研磨用组合物的pH小于5。

技术领域

本发明涉及研磨用组合物、研磨用组合物的制造方法、研磨方法及半导体基板的制造方法。

背景技术

近年来，随着半导体基板表面的多层布线化，在制造装置时，利用研磨半导体基板而进行平坦化的所谓的化学机械研磨(Chemical Mechanical Polishing；CMP)技术。CMP是使用包含二氧化硅、氧化铝、氧化铈等磨粒、防腐蚀剂、表面活性剂等的研磨用组合物(浆料)，对半导体基板等研磨对象物(被研磨物)的表面进行平坦化的方法，研磨对象物(被研磨物)为硅、多晶硅、硅氧化膜(氧化硅)、硅氮化物、由金属等形成的布线、插塞等。

例如，作为对设置在具备分离区域的硅基板上的多晶硅膜进行研磨的技术，日本特开2007-103515号公报(相当于美国专利申请公开2007/077764号说明书、韩国专利申请公开2007/0037409号说明书、中国专利申请公开1939663号说明书及中国台湾专利申请公开200725721号说明书)中公开了一种研磨方法，其具备：使用含有磨粒、碱、水溶性高分子和水的预研磨用组合物进行预研磨的工序；以及使用含有磨粒、碱、水溶性高分子和水的精研磨用组合物进行精研磨的工序。(现有技术文献)

发明内容

发明要解决的问题

最近，作为半导体基板，开始使用包含掺杂有杂质的多晶硅(polysilicon)的基板，产生了对该基板进行研磨的全新要求。对于这样的要求，以往没有进行过任何研究。

因此本发明的目的在于，提供能够以高研磨速度对包含掺杂有p型杂质的多晶硅的研磨对象物进行研磨的方法。

用于解决问题的方案

为了解决上述的全新课题，本发明人等反复进行深入研究。结果发现：通过如下的研磨用组合物可以解决上述课题，从而完成了本发明，所述研磨用组合物是包含磨粒、添加剂、pH调节剂和分散介质的研磨用组合物，前述磨粒的zeta电位为负，前述添加剂为具有叔氮原子的桥连二环式化合物，前述添加剂的含量相对于研磨用组合物总质量大于0质量％且小于0.5质量％，所述研磨用组合物的pH小于5。

具体实施方式

以下，对本发明的实施的方式进行说明。需要说明的是，本发明并不限定于以下的实施方式。

本说明书中，若无特别说明，则操作及物性等的测定以室温(20℃以上且25℃以下)/相对湿度40％RH以上且50％RH以下的条件进行。

本发明是用于对包含掺杂有p型杂质的多晶硅的研磨对象物进行研磨的研磨用组合物，是包含磨粒、pH调节剂、添加剂和分散介质的研磨用组合物，前述磨粒的zeta电位为负，前述添加剂为具有叔氮原子的桥连二环式化合物，前述添加剂的含量相对于研磨用组合物总质量大于0质量％且小于0.5质量％，所述研磨用组合物的pH小于5。具有这样的构成的本发明的研磨用组合物能够以高研磨速度对包含掺杂有p型杂质的多晶硅的研磨对象物进行研磨。