[发明专利]半导体结构及其形成方法

说明书

半导体结构及其形成方法，形成方法包括：提供基底，包括衬底、位于衬底上的栅极结构、位于栅极结构顶部的金属层、位于栅极结构侧部的源漏掺杂层以及覆盖所述源漏掺杂层的层间介质层；在金属层和所述层间介质层上方形成带有凹槽的帽层，凹槽至少露出部分所述金属层；在凹槽和所述帽层上形成硬掩膜层，硬掩膜层覆盖所述凹槽露出的所述金属层；刻蚀金属层，形成第一开口；去除硬掩膜层；在金属层和层间介质层上方依次形成中间层和氧化物层，氧化物层具有第二开口，第二开口露出所述中间层；以氧化物层为掩膜，刻蚀中间层，形成第三开口；在第三开口中形成栅极插塞，栅极插塞的特征尺寸大于金属层的特征尺寸。采用上述方法可以提升器件的电学性能。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

半导体制造中，随着集成电路(Integrated Circuit,IC)工艺的快速发展，在使用制造工艺可以形成的最小组件的几何尺寸减小的同时，其功能密度，即每芯片面积的互连器件的数量普遍增加。由于器件尺寸的减小，栅极多晶硅耗尽、衬底量子效应和栅极漏电流变得越来越严重，严重影响集成电路的功耗和可靠性。因此，为了降低栅极泄漏，常使用高K(高介电常数)介质材料作为栅极介电层，这样可以在相同的等效栅氧化层厚度的情况下，得到物理厚度更大的栅介质层，从而改善栅极漏电流。

此外，在一些集成电路设计中，随着技术节点的缩小，采用金属栅(Metal Gate，MG)电极替代典型的多晶硅栅电极以改进现有器件性能，并将形成金属栅电极的一种工艺称为“后栅(Gate-Last)”工艺，也称金属替代栅(Replacement Metal Gate，RMG)工艺。

目前，金属栅极是通过第零层栅金属层(M0G)与其他器件连接，刻蚀第零层栅金属层会使金属栅极暴露在外面，容易产生颗粒缺陷(Suffer Particle Defect)，而且图形化第零层栅金属层，会对功函数层(Work Function，WF)造成损伤，在后续工艺中，被损伤的功函数层会被去除。由于功函数层主要用来调节器件的阈值电压，因此进行第零层栅金属层的相关工艺会对阈值电压(Threshold Voltage)漂移(Shift)造成很大的影响。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，提升器件的电学性能。

首先，本发明实施例提供了一种半导体结构的形成方法，包括：

提供基底，所述基底包括衬底、位于所述衬底上的栅极结构、位于所述栅极结构顶部的金属层、位于所述栅极结构侧部的源漏掺杂层以及覆盖所述源漏掺杂层的层间介质层；

在所述金属层和所述层间介质层上方形成带有凹槽的帽层，所述凹槽至少露出部分所述金属层；

在所述凹槽和所述帽层上形成硬掩膜层，所述硬掩膜层覆盖所述凹槽露出的所述金属层；

刻蚀所述金属层，形成第一开口；

去除所述硬掩膜层；

在所述金属层和所述层间介质层层上方依次形成中间层和氧化物层，所述氧化物层具有第二开口，所述第二开口露出所述中间层；

以所述氧化物层为掩膜，刻蚀所述中间层，形成第三开口；

在所述第三开口中形成栅极插塞，所述栅极插塞的特征尺寸大于所述金属层的特征尺寸。

可选的，所述凹槽还露出部分所述层间介质层。

可选的，所述凹槽的宽度大于所述第二开口的宽度。

可选的，所述在所述金属层和所述层间介质层上形成带有凹槽的帽层，所述凹槽至少露出部分所述金属层的步骤，包括；

在所述金属层和所述层间介质层上形成帽层；