[发明专利]半导体器件及制作方法

权利要求书

1.一种半导体器件，包括：P型衬底(001)，在P型衬底(001)上设有N型掺杂外延层(008)，在N型掺杂外延层(008)上设有高压区(110)和低压区(140)，在高压区(110)与低压区(140)之间设有高低压结终端区(120)，其特征在于，在低压区(140)和高低压结终端区(120)之间设有第一P型隔离柱(130a)，在高压区(110)和高低压结终端区(120)之间设有第二P型隔离柱(130b)，在第一P型隔离柱(130a)上连接第二P型隔离柱(130b)，所述第一P型隔离柱(130a)和第二P型隔离柱(130b)形成一个或多个封闭区域，高压器件设置在所述封闭区域中；

所述高压器件为JFET器件，包括P型衬底(001)，所述第一P型隔离柱(130a)和第二P型隔离柱(130b)均包括自下而上依次设置的P型埋层(002)和P型深阱(004)；P型埋层(002)位于N型掺杂外延层(008)和P型衬底(001)交界处，所述P型埋层(002)通过P型深阱(004)引到表面；其中第一P型隔离柱(130a)的P型深阱(004)通过P型高浓度接触(006)与栅极金属(014)相连；第一P型隔离柱(130a)和第二P型隔离柱(130b)之间的N型掺杂外延层(008)区域作为高压器件的漂移区，在漂移区中靠近栅极金属(014)的一侧设有N型高浓度接触(005)与源极金属(011)相连，远离栅极金属(014)的另一侧设有N型高浓度接触(005)与漏极金属(013)相连，在所述N型掺杂外延层(008)的上方设有场氧化层，在场氧化层上方靠源极金属(011)朝中间的一侧设有栅极多晶硅(012)，栅极多晶硅(012)和场氧化层之间设有栅极氧化层(010)；在栅极多晶硅(012)下方的N型掺杂外延层(008)和P型衬底(001)交界处还设有岛型的P型埋层(002)。

2.一种半导体器件，包括：P型衬底(001)，在P型衬底(001)上设有N型掺杂外延层(008)，在N型掺杂外延层(008)上设有高压区(110)和低压区(140)，在高压区(110)与低压区(140)之间设有高低压结终端区(120)，其特征在于，在低压区(140)和高低压结终端区(120)之间设有第一P型隔离柱(130a)，在高压区(110)和高低压结终端区(120)之间设有第二P型隔离柱(130b)，在第一P型隔离柱(130a)上连接第二P型隔离柱(130b)，所述第一P型隔离柱(130a)和第二P型隔离柱(130b)形成一个或多个封闭区域，高压器件设置在所述封闭区域中；

所述高压器件为JFET器件，包括P型衬底(001)，所述第一P型隔离柱(130a)和第二P型隔离柱(130b)均包括自下而上依次设置的P型埋层(002)、P型区域(003)和P型深阱(004)；P型埋层(002)位于N型掺杂外延层(008)和P型衬底(001)交界处，所述P型埋层(002)通过P型区域(003)和P型深阱(004)引到表面；其中第一P型隔离柱(130a)的P型深阱(004)通过P型高浓度接触(006)与栅极金属(014)相连；第一P型隔离柱(130a)和第二P型隔离柱(130b)之间的N型掺杂外延层(008)区域作为高压器件的漂移区，在漂移区中靠近栅极金属(014)的一侧设有N型高浓度接触(005)与源极金属(011)相连，远离栅极金属(014)的另一侧设有N型高浓度接触(005)与漏极金属(013)相连，在所述N型掺杂外延层(008)的上方设有场氧化层，在场氧化层上方靠源极金属(011)朝中间的一侧设有栅极多晶硅(012)，栅极多晶硅(012)和场氧化层之间设有栅极氧化层(010)；在栅极多晶硅(012)下方的N型掺杂外延层(008)和P型衬底(001)交界处还设有岛型的P型埋层(002)，所述岛型的P型埋层(002)上方设有P型区域(003)。