[发明专利]半导体装置及其制造方法

说明书

一种制造一半导体装置的方法包括与以下操作有关的步骤：将一晶体管的源极及漏极阱形成于一半导体基板中；将该晶体管的一栅极电极形成于该半导体基板上；将一隔离结构形成于该半导体基板中，该隔离结构邻近于该晶体管；以及将一第一层间介电质(inter‑layer dielectric；ILD)材料沉积在该晶体管及该隔离结构上。该方法亦包括以下步骤：将一电容膜堆叠沉积在该第一ILD材料上，将该电容膜堆叠中的图案形成在该隔离结构上，及藉由蚀刻该电容膜堆叠的一导电材料形成一电容板。蚀刻该导电材料包括以相对于该电容膜堆叠中的其他材料的至少16的一选择比执行一液体蚀刻制程。

技术领域

本揭露是关于半导体装置及其制造方法。

背景技术

强健的集成电路制造制程能够减少或避免装置中的系统缺陷，该等系统缺陷由于诸如电迁移及掺杂剂扩散的效应而导致立即或长期故障。在芯片及电路元件随着集成电路设计的相继世代收缩时，维持强健的制造制程变得更有挑战性。

随着相继世代的装置收缩及电路元件收缩导致诸如导电接线与其他电路元件之间的短路的制造缺陷的增加的可能性。

发明内容

在本揭露的一些实施例中，一种制造半导体装置的方法包含以下步骤：将晶体管的源极及漏极结构形成于半导体基板中；将晶体管的栅极电极形成在半导体基板上；将隔离结构形成于半导体基板中，该隔离结构邻近于晶体管；将层间介电质(ILD)材料沉积在晶体管及隔离结构上；将电容膜堆叠沉积在ILD材料上；使用干式蚀刻制程蚀刻电容膜堆叠的第一绝缘材料；以及使用液体蚀刻制程蚀刻电容膜堆叠的导电材料。

在本揭露的一些实施例中，一种半导体装置包含一晶体管、一隔离结构、一层间介电质(ILD)、一第一蚀刻终止层以及一隔离部分。晶体管在一基板的一主动区域中。隔离结构在基板中且邻近于主动区域。第一蚀刻终止层在ILD的一顶表面上。电容板在第一蚀刻终止层上。隔离部分在电容板上，其中隔离部分具有一第一宽度，电容板具有一第二宽度，且第二宽度小于该第一宽度。

在本揭露的一些实施例中，一种制造一半导体装置的方法包含以下步骤：将一主动区域形成于一基板中；将一隔离结构形成于该基板中；将一第一层间介电质(ILD)材料沉积在该主动区域及该隔离结构上；将一第一蚀刻终止层沉积在该第一ILD材料上；将一电容板材料沉积在该第一ILD材料上；将一隔离材料沉积在该电容板材料上；蚀刻该隔离材料以将一隔离板材形成在该电容板材料上；藉由以一液体蚀刻制程蚀刻该电容板材料来蚀刻该电容板材料以在该隔离板材下方形成一电容板；以及将一第二ILD材料沉积在该电容板及该隔离板材上。

附图说明

图1为根据一些实施例的半导体装置的横截面图；

图2为根据一些实施例的制造半导体装置的方法的流程图；

图3A至图3F为根据一些实施例的在制造制程的各种级段期间的半导体装置的横截面图；

图4为根据一些实施例的氮化钛蚀刻速率与酸度的图表；

图5为根据一些实施例的半导体装置制造方法的膜移除结果的图表；其中，符号说明：

A1:边缘角度 H1:第一厚度

H2:第二厚度 H3:第三厚度

W1:宽度 W2:宽度

100:半导体装置 101:去耦电容器

102:主动区域 103:基板

104:隔离结构 106:第一ILD材料

107:通道区 108:EPI结构