[发明专利]存储器阵列及其制造方法

权利要求书

1.一种存储器阵列，包括：

铁电材料，在半导体衬底上方，所述铁电材料包括与字线接触的竖直侧壁；

氧化物半导体层，在所述铁电材料上方，所述氧化物半导体层接触源极线和位线，其中，所述铁电材料在所述氧化物半导体层与所述字线之间；

晶体管，包括所述铁电材料的一部分、所述字线的一部分、所述氧化物半导体层的一部分、所述源极线的一部分以及所述位线的一部分；以及

第一伪字线，在所述晶体管与所述半导体衬底之间，其中，所述铁电材料还包括与所述第一伪字线接触的第一锥形侧壁。

2.根据权利要求1所述的存储器阵列，还包括在所述晶体管上方的第二伪字线，所述晶体管在所述第二伪字线与所述半导体衬底之间，其中，所述铁电材料还包括与所述第二伪字线接触的第二锥形侧壁。

3.根据权利要求2所述的存储器阵列，其中，所述铁电材料的所述第二锥形侧壁的相对侧壁之间的距离在朝向所述半导体衬底的方向上减小。

4.根据权利要求1所述的存储器阵列，其中，所述铁电材料的所述第一锥形侧壁的相对侧壁之间的距离在朝向所述半导体衬底的方向上减小。

5.根据权利要求1所述的存储器阵列，还包括：

功能存储器单元区，包括所述字线和所述晶体管；以及

第一伪区，在所述功能存储器单元区与所述半导体衬底之间，所述第一伪区包括所述第一伪字线，其中，所述第一伪区在垂直于所述半导体衬底的主表面的第一方向上的厚度与所述功能存储器单元区在所述第一方向上的厚度的比率为0.01至0.6。

6.根据权利要求1所述的存储器阵列，其中，所述字线在平行于所述半导体衬底的主表面的第二方向上具有第一长度，其中，所述第一伪字线在所述第二方向上具有第二长度，并且其中，所述第二长度为大于所述第一长度。

7.根据权利要求6所述的存储器阵列，还包括在所述第一伪字线与所述半导体衬底之间的第二伪字线，所述第二伪字线在所述第二方向上具有与所述第二长度相等的第三长度。

8.一种存储器阵列，包括：

一个或多个下伪字线，在半导体衬底上方；

一个或多个字线，在下伪字线上方；

一个或多个上伪字线，在所述字线上方；

源极线，延伸穿过所述下伪字线、所述字线和所述上伪字线；

位线，延伸穿过所述下伪字线、所述字线和所述上伪字线；以及

一个或多个晶体管，所述晶体管中的每一个包括所述字线中的一个的一部分、所述源极线的一部分和所述位线的一部分，其中，所述上伪字线的宽度小于所述字线的宽度，并且其中，所述上伪字线的长度小于所述字线的长度。

9.根据权利要求8所述的存储器阵列，其中，所述字线的所述宽度小于所述下伪字线的所述宽度，并且其中，所述字线的所述长度小于所述下伪字线的所述长度。

10.根据权利要求8所述的存储器阵列，其中，所述位线和所述源极线的延伸穿过所述下伪字线和所述上伪字线的部分具有锥形侧壁。

11.根据权利要求10所述的存储器阵列，其中，所述位线和所述源极线的延伸穿过所述字线的部分具有竖直侧壁。

12.根据权利要求8所述的存储器阵列，还包括：下伪区、所述下伪区上方的功能存储器单元区以及所述功能存储器单元区上方的上伪区，其中，所述下伪字线布置在所述下伪区中，其中，所述字线和所述一个或多个晶体管布置在所述功能存储器单元区中，其中，所述上伪字线布置在所述上伪区中，其中，所述下伪区的第一厚度与所述功能存储器单元区的第二厚度的比率为0.01至0.6，并且其中，所述上伪区的第三厚度与所述第二厚度的比率为0.01至0.6。