[发明专利]一种基于阻变器件的全加器函数实现方法在审
申请号: | 202110280207.9 | 申请日: | 2021-03-16 |
公开(公告)号: | CN113489484A | 公开(公告)日: | 2021-10-08 |
发明(设计)人: | 刘钢;陈鑫辉 | 申请(专利权)人: | 上海交通大学 |
主分类号: | H03K19/20 | 分类号: | H03K19/20;G01R31/26 |
代理公司: | 北京盛凡佳华专利代理事务所(普通合伙) 11947 | 代理人: | 王翠 |
地址: | 200030 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 基于 器件 全加器 函数 实现 方法 | ||
1.一种基于阻变器件的全加器函数实现方法,其特征在于包括以下步骤:
(1)选取具有电致电阻转变和非易失性的忆阻器,所述的忆阻器具有自下往上依次设置的底电极层、阻变层与顶电极层,定义忆阻器的顶电极层为T1端,底电极层为T2端,根据忆阻器的阻值设定忆阻器的两个阻态,将其两个阻态分别记为高阻态HRS和低阻态LRS,其中高阻态的阻值范围为2000Ω~4000Ω,低阻态的阻值范围为50Ω~200Ω;
(2)定义忆阻器的初始化的逻辑参数、忆阻器的输入和输出:
定义五个忆阻器分别为M1、M2、M3、M4、M5,其中M1单独作一路,M2和M3并联,M4和M5串联,M2和M3与M4和M5并联,忆阻器初始化为高阻态时忆阻器的逻辑值为0,忆阻器初始化为低阻态时忆阻器的逻辑值为1;定义忆阻器的输入为脉宽50微秒的脉冲电压,该脉冲电压的幅值大小分别为0、V1,将忆阻器T1端的电势记为VT1,将忆阻器T2端的电势记为VT2;定义当写操作后,忆阻器电流为低电流值时忆阻器输出为逻辑0,忆阻器电流为高电流值时忆阻器输出为逻辑1;
(3)将忆阻器的T2端接地,用半导体参数分析测试仪对忆阻器的T1端施加直流扫描电压,实时测量忆阻器阻态变化的电流-电压曲线图,具体过程为:
3-1在半导体参数分析测试仪中设置取值范围为100uA~1mA的限制电流后,用半导体参数分析测试仪对忆阻器的T1端施加正向扫描电压,正向扫描电压范围为0到0.3V,半导体参数分析测试仪测出忆阻器从高阻态向低阻态转变的电流-电压曲线,记为曲线1;
3-2在半导体参数分析测试仪中设置取值100mA的限制电流后,用半导体参数分析测试仪对忆阻器的T1端施加负向扫描电压,负向扫描电压范围为0到-0.3V,半导体参数分析测试仪测出忆阻器从低阻态向高阻态转变的电流-电压曲线,记为曲线2;
(4)重复步骤3-1~步骤3-2三百次,通过半导体参数分析测试仪300条曲线1和300条曲线2,共600条电流-电压曲线,观察这600条电流-电压曲线,获取Vset和Vreset的值,以此确定V1的取值;
(5)信号A可以改变忆阻器状态,信号B和信号Cin分别对忆阻器进行写操作,最后读取M1的电流值判断Cout值,读取M2~M5的电流值之和来判断Sum值;
(6)将Cout0对应的全加器函数输出记为C0,将Cout1对应的全加器函数输出记为C1,将Cout2对应的全加器函数输出记为C2,以此类推,将Cout7对应的全加器函数输出记为C7,分别对应全加器函数中进位的八个输出,将Sum0对应的全加器函数输出记为S0,将Sum1对应的全加器函数输出记为S1,将Sum2对应的全加器函数输出记为S2,以此类推,将Sum7对应的全加器函数输出记为S7,分别对应全加器函数中两数相加和的八个输出:根据要实现的全加器函数初始化五个忆阻器到相应阻态;然后对忆阻器进行相应写操作,最后施加小电压脉冲读取电流,实现全加器函数。
2.根据权利要求1所述的一种基于阻变器件的全加器实现方法,其特征在于所述的步骤(6)中操作实现全加器函数的具体方式为:
实现全加器函数C0时,先将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒,且幅值为0.3V的脉冲电压,T2端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒,且幅值为0V的脉冲电压,始化初为低阻态;然后将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒,且幅值为0V的脉冲电压,通过半导体参数分析测试仪在忆阻器的T2端加载一个脉宽不小于50微秒,且幅值为0.3V的脉冲电压,此时忆阻器实际承受电压为VT1-VT2=-0.3V,忆阻器阻值从低阻态转变为高阻态,故忆阻器输出逻辑值为0;再后将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒,且幅值为0V的脉冲电压,将M1的T2端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒,且幅值为0.3V的脉冲电压,此时忆阻器实际承受电压为VT1-VT2=-0.3,忆阻器的阻值保持不变,故忆阻器输出逻辑值为0;最后通过半导体参数分析测试仪在忆阻器的T1端加载一个脉宽不小于100微秒,且幅值为0V的脉冲电压,M1的T2端接地,读取M1的电流值为低电流,故全加器的C0输出逻辑值为0;
实现全加器函数C1时,先将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒,且幅值为0.3V的脉冲电压,T2端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒,且幅值为0V的脉冲电压,始化初为低阻态;然后将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒,且幅值为0V的脉冲电压,通过半导体参数分析测试仪在忆阻器的T2端加载一个脉宽不小于50微秒,且幅值为0.3V的脉冲电压,此时忆阻器实际承受电压为VT1-VT2=-0.3V,忆阻器阻值从低阻态转变为高阻态,故忆阻器输出逻辑值为0;再后将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒,且幅值为0.3V的脉冲电压,将M1的T2端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒,且幅值为0.3V的脉冲电压,此时忆阻器实际承受电压为VT1-VT2=0V,忆阻器的阻值保持不变,故忆阻器输出逻辑值为0;最后通过半导体参数分析测试仪在忆阻器的T1端加载一个脉宽不小于100微秒,且幅值为0V的脉冲电压,M1的T2端接地,读取M1的电流值为低电流,故全加器C1输出逻辑值为0;
实现全加器函数C2时,先将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒,且幅值为0.3V的脉冲电压,T2端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒,且幅值为0V的脉冲电压,始化初为低阻态;然后将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒,且幅值为0.3V的脉冲电压,通过半导体参数分析测试仪在忆阻器的T2端加载一个脉宽不小于50微秒,且幅值为0.3V的脉冲电压,此时忆阻器实际承受电压为VT1-VT2=0V,忆阻器阻值保持不变,故忆阻器输出逻辑值为1;再后将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒,且幅值为0V的脉冲电压,将M1的T2端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒,且幅值为0.3V的脉冲电压,此时忆阻器实际承受电压为VT1-VT2=-0.3V,忆阻器的阻值从低阻态转变为高阻态,故忆阻器输出逻辑值为0;最后通过半导体参数分析测试仪在忆阻器的T1端加载一个脉宽不小于100微秒,且幅值为0V的脉冲电压,M1的T2端接地,读取M1的电流值为低电流,故全加器C2输出逻辑值为0;实现全加器函数C3时,先将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒,且幅值为0.3V的脉冲电压,T2端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒,且幅值为0V的脉冲电压,始化初为低阻态;然后将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒,且幅值为0.3V的脉冲电压,通过半导体参数分析测试仪在忆阻器的T2端加载一个脉宽不小于50微秒,且幅值为0.3V的脉冲电压,此时忆阻器实际承受电压为VT1-VT2=0V,忆阻器阻值保持不变,故忆阻器输出逻辑值为1;再后将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒,且幅值为0.3V的脉冲电压,将M1的T2端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒,且幅值为0.3V的脉冲电压,此时忆阻器实际承受电压为VT1-VT2=0V,忆阻器的阻值保持不变,故忆阻器输出逻辑值为1;最后通过半导体参数分析测试仪在忆阻器的T1端加载一个脉宽不小于100微秒,且幅值为0V的脉冲电压,M1的T2端接地,读取M1的电流值为高电流,故全加器C3输出逻辑值为1;
实现全加器函数C4时,先将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒,且幅值为0.3V的脉冲电压,T2端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒,且幅值为0V的脉冲电压,始化初为低阻态;然后将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒,且幅值为0V的脉冲电压,通过半导体参数分析测试仪在忆阻器的T2端加载一个脉宽不小于50微秒,且幅值为0.3V的脉冲电压,此时忆阻器实际承受电压为VT1-VT2=-0.3V,忆阻器阻值从低阻态转变为高阻态,故忆阻器输出逻辑值为0;再后将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒,且幅值为0V的脉冲电压,将M1的T2端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒,且幅值为0V的脉冲电压,此时忆阻器实际承受电压为VT1-VT2=0V,忆阻器的阻值保持不变,故忆阻器输出逻辑值为0;最后通过半导体参数分析测试仪在忆阻器的T1端加载一个脉宽不小于100微秒,且幅值为0V的脉冲电压,M1的T2端接地,读取M1的电流值为低电流,故全加器C4输出逻辑值为0;
实现全加器函数C5时,先将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒,且幅值为0.3V的脉冲电压,T2端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒,且幅值为0V的脉冲电压,始化初为低阻态;然后将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒,且幅值为0V的脉冲电压,通过半导体参数分析测试仪在忆阻器的T2端加载一个脉宽不小于50微秒,且幅值为0.3V的脉冲电压,此时忆阻器实际承受电压为VT1-VT2=-0.3V,忆阻器阻值从低阻态转变为高阻态,故忆阻器输出逻辑值为0;再后将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒,且幅值为0.3V的脉冲电压,将M1的T2端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒,且幅值为0V的脉冲电压,此时忆阻器实际承受电压为VT1-VT2=0.3V,忆阻器的阻值从高阻态转变为低阻态,故忆阻器输出逻辑值为1;最后通过半导体参数分析测试仪在忆阻器的T1端加载一个脉宽不小于100微秒,且幅值为0V的脉冲电压,M1的T2端接地,读取M1的电流值为高电流,故全加器C5输出逻辑值为1;
实现全加器函数C6时,先将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒,且幅值为0.3V的脉冲电压,T2端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒,且幅值为0V的脉冲电压,始化初为低阻态;然后将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒,且幅值为0.3V的脉冲电压,通过半导体参数分析测试仪在忆阻器的T2端加载一个脉宽不小于50微秒,且幅值为0.3V的脉冲电压,此时忆阻器实际承受电压为VT1-VT2=0V,忆阻器阻值保持不变,故忆阻器输出逻辑值为1;再后将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒,且幅值为0V的脉冲电压,将M1的T2端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒,且幅值为0V的脉冲电压,此时忆阻器实际承受电压为VT1-VT2=0V,忆阻器的阻值保持不变,故忆阻器输出逻辑值为1;最后通过半导体参数分析测试仪在忆阻器的T1端加载一个脉宽不小于100微秒,且幅值为0V的脉冲电压,M1的T2端接地,读取M1的电流值为高电流,故全加器C6输出逻辑值为1;
实现全加器函数C7时,先将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒,且幅值为0.3V的脉冲电压,T2端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒,且幅值为0V的脉冲电压,始化初为低阻态;然后将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒,且幅值为0.3V的脉冲电压,通过半导体参数分析测试仪在忆阻器的T2端加载一个脉宽不小于50微秒,且幅值为0.3V的脉冲电压,此时忆阻器实际承受电压为VT1-VT2=0V,忆阻器阻值保持不变,故忆阻器输出逻辑值为1;再后将M1的T1端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒,且幅值为0.3V的脉冲电压,将M1的T2端通过半导体参数分析测试仪在忆阻器加载一个脉宽不小于50微秒,且幅值为0V的脉冲电压,此时忆阻器实际承受电压为VT1-VT2=0.3V,忆阻器的阻值保持不变,故忆阻器输出逻辑值为1;最后通过半导体参数分析测试仪在忆阻器的T1端加载一个脉宽不小于100微秒,且幅值为0V的脉冲电压,M1的T2端接地,读取M1的电流值为高电流,故全加器C7输出逻辑值为1;
实现全加器函数S0时,先将M2、M3、M4、M5分别初始化为高阻态、高阻态、低阻态、低阻态;M2、M3、M4、M5的T1端分别接地、接地、接地、接地,T2端分别接地、接地、接地、接地,M2、M3、M4、M5阻态分别为高阻态、高阻态、高阻态、低阻态;然后将M2、M3、M4、M5的T1端分别接地、接地、接地、接地、接0.3V,T2端分别接地、接0.3V、接0.3V、接地,此时M2、M3、M4、M5阻态分别为高阻态、高阻态、高阻态、低阻态;再后将M2、M3、M4、M5的T1端分别接地、接地、接地、接地,T2端分别接地、接0.3V、接地、接地,最后M2、M3、M4、M5阻态分别为高阻态、高阻态、高阻态、低阻态,读取M2~M5的电流之和为低电流,故全加器S0输出逻辑值为0;
实现全加器函数S1时,先将M2、M3、M4、M5分别初始化为高阻态、高阻态、低阻态、低阻态;M2、M3、M4、M5的T1端分别接地、接地、接地、接地,T2端分别接地、接地、接地、接0.3V,M2、M3、M4、M5阻态分别为高阻态、高阻态、低阻态、高阻态;然后将M2、M3、M4、M5的T1端分别接地、接地、接地、接0.3V,T2端分别接0.3V、接0.3V、接0.3V、接地,此时M2、M3、M4、M5阻态分别为高阻态、高阻态、低阻态、高阻态;再后将M2、M3、M4、M5的T1端分别接地、接0.3V、接0.3V、接地,T2端分别接地、接0.3V、接地、接地,最后M2、M3、M4、M5阻态分别为高阻态、高阻态、高阻态、低阻态,读取M2~M5的电流之和为高电流,故全加器S1输出逻辑值为1;
实现全加器函数S2时,先将M2、M3、M4、M5分别初始化为高阻态、高阻态、低阻态、低阻态;M2、M3、M4、M5的T1端分别接地、接地、接地、接地,T2端分别接地、接地、接地、接地,M2、M3、M4、M5阻态分别为高阻态、高阻态、低阻态、低阻态;然后将M2、M3、M4、M5的T1端分别接地、接0.3V、接0.3V、接0.3V,T2端分别接地、接0.3V、接0.3V、接0.3V,此时M2、M3、M4、M5阻态分别为高阻态、高阻态、高阻态、高阻态;再后将M2、M3、M4、M5的T1端分别接地、接地、接地、接地,T2端分别接0.3V、接0.3V、接地、接地,最后M2、M3、M4、M5阻态分别为高阻态、高阻态、低阻态、低阻态,读取M2~M5的电流之和为高电流,故全加器S2输出逻辑值为1;
实现全加器函数S3时,先将M2、M3、M4、M5分别初始化为高阻态、高阻态、低阻态、低阻态;M2、M3、M4、M5的T1端分别接地、接地、接地、接地,T2端分别接地、接地、接地、接0.3V,M2、M3、M4、M5阻态分别为高阻态、高阻态、低阻态、高阻态;然后将M2、M3、M4、M5的T1端分别接地、接0.3V、接0.3V、接0.3V,T2端分别接0.3V、接0.3V、接0.3V、接0.3V,此时M2、M3、M4、M5阻态分别为高阻态、高阻态、低阻态、高阻态;再后将M2、M3、M4、M5的T1端分别接地、接0.3V、接0.3V、接地,T2端分别接0.3V、接0.3V、接地、接地,最后M2、M3、M4、M5阻态分别为高阻态、高阻态、低阻态、高阻态,读取M2~M5的电流之和为低电流,故全加器S3输出逻辑值为0;
实现全加器函数S4时,先将M2、M3、M4、M5分别初始化为高阻态、高阻态、低阻态、低阻态;M2、M3、M4、M5的T1端分别接0.3V、接0.3V、接地、接地,T2端分别接地、接地、接0.3V、接地,M2、M3、M4、M5阻态分别为低阻态、低阻态、高阻态、低阻态;然后将M2、M3、M4、M5的T1端分别接地、接地、接地、接0.3V,T2端分别接地、接0.3V、接0.3V、接地,此时M2、M3、M4、M5阻态分别为低阻态、高阻态、高阻态、低阻态;再后将M2、M3、M4、M5的T1端分别接地、接地、接地、接地,T2端分别接地、接0.3V、接地、接0.3V,最后M2、M3、M4、M5阻态分别为低阻态、高阻态、高阻态、高阻态,读取M2~M5的电流之和为高电流,故全加器S4输出逻辑值为1;
实现全加器函数S5时,先将M2、M3、M4、M5分别初始化为高阻态、高阻态、低阻态、低阻态;M2、M3、M4、M5的T1端分别接0.3V、接0.3V、接地、接地,T2端分别接地、接地、接0.3V、接0.3V,M2、M3、M4、M5阻态分别为低阻态、低阻态、高阻态、高阻态;然后将M2、M3、M4、M5的T1端分别接地、接地、接地、接0.3V,T2端分别接0.3V、接0.3V、接0.3V、接地,此时M2、M3、M4、M5阻态分别为低阻态、低阻态、高阻态、低阻态;再后将M2、M3、M4、M5的T1端分别接地、接0.3V、接0.3V、接地,T2端分别接地、接0.3V、接地、接0.3V,最后M2、M3、M4、M5阻态分别为高阻态、高阻态、低阻态、高阻态,读取M2~M5的电流之和为低电流,故全加器S5输出逻辑值为0;
实现全加器函数S6时,先将M2、M3、M4、M5分别初始化为高阻态、高阻态、低阻态、低阻态;M2、M3、M4、M5的T1端分别接0.3V、接0.3V、接地、接地,T2端分别接地、接地、接0.3V、接地,M2、M3、M4、M5阻态分别为低阻态、低阻态、高阻态、低阻态;然后将M2、M3、M4、M5的T1端分别接地、接0.3V、接0.3V、接0.3V,T2端分别接地、接0.3V、接0.3V、接0.3V,此时M2、M3、M4、M5阻态分别为高阻态、高阻态、高阻态、低阻态;再后将M2、M3、M4、M5的T1端分别接地、接地、接地、接地,T2端分别接0.3V、接0.3V、接地、接0.3V,最后M2、M3、M4、M5阻态分别为高阻态、高阻态、高阻态、高阻态,读取M2~M5的电流之和为低电流,故全加器S6输出逻辑值为0;
实现全加器函数S7时,先将M2、M3、M4、M5分别初始化为高阻态、高阻态、低阻态、低阻态;M2、M3、M4、M5的T1端分别接0.3V、接0.3V、接地、接地,T2端分别接地、接地、接0.3V、接0.3V,M2、M3、M4、M5阻态分别为低阻态、低阻态、高阻态、高阻态;然后将M2、M3、M4、M5的T1端分别接地、接0.3V、接0.3V、接0.3V,T2端分别接0.3V、接0.3V、接0.3V、接0.3V,此时M2、M3、M4、M5阻态分别为高阻态、低阻态、高阻态、高阻态;再后将M2、M3、M4、M5的T1端分别接地、接0.3V、接0.3V、接地,T2端分别接0.3V、接0.3V、接地、接0.3V,最后M2、M3、M4、M5阻态分别为高阻态、低阻态、低阻态、高阻态,读取M2~M5的电流之和为高电流,故全加器S7输出逻辑值为1。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海交通大学,未经上海交通大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110280207.9/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种风暖床垫及其软垫层
- 下一篇:离型膜和其制造方法