[发明专利]GOA电路及显示面板

权利要求书

1.一种GOA电路，其特征在于，包括N级级联设置的GOA单元，第n级GOA单元包括节点控制模块、上拉模块、下拉模块、下拉维持模块以及中停控制模块，1nN-1，n、N均为正整数；

所述节点控制模块接入上一级扫描信号、下一级扫描信号、第一扫描控制信号以及第二扫描控制信号，并电性连接于第一节点以及第二节点，所述节点控制模块用于根据所述上一级扫描信号、所述下一级扫描信号、所述第一扫描控制信号以及、所述第二扫描控制信号，拉高所述第一节点的电位以及拉低所述第二节点的电位；

所述上拉模块接入本级时钟信号，并电性连接于所述第一节点，所述上拉模块用于根据所述本级时钟信号以及所述第一节点的电位在本级扫描信号输出端输出本级扫描信号；

所述下拉模块电性连接于所述第二节点，所述下拉模块用于根据所述第二节点的电位下拉所述扫描信号输出端的电位；

所述下拉维持模块接入上一级时钟信号、下一级时钟信号、所述第一扫描控制信号以及所述第二扫描控制信号，并电性连接于所述第一节点以及所述第二节点，所述下拉维持模块用于根据所述上一级时钟信号、所述下一级时钟信号、所述第一扫描控制信号以及所述第二扫描控制信号，拉低所述第一节点的电位以及拉高所述第二节点的电位；

所述中停控制模块接入中停控制信号，所述中停控制模块用于在所述GOA电路处于触控中停阶段时，基于所述中停控制信号拉低所述本级扫描信号输出端的电位；所述下拉维持模块还用于在所述触控中停阶段抑制所述第一节点漏电；

所述下拉维持模块包括第七晶体管、第八晶体管、第九晶体管、第十晶体管以及第十一晶体管；

所述第七晶体管的栅极接入所述第一扫描控制信号，所述第七晶体管的源极接入所述下一级时钟信号，所述第七晶体管的漏极电性连接于所述第八晶体管的漏极以及所述第九晶体管的栅极；

所述第八晶体管的栅极接入所述第二扫描控制信号，所述第八晶体管的源极接入所述上一级时钟信号；

所述第九晶体管的源极接入恒压高电平信号，所述第九晶体管的漏极电性连接于所述第二节点；

所述第十晶体管的栅极电性连接于所述第十一晶体管的漏极，所述第十晶体管的源极接入恒压低电平信号，所述第十晶体管的漏极电性连接于所述第一节点；

所述第十一晶体管的栅极连接于接地端，所述第十一晶体管的源极电性连接于所述第二节点。

2.根据权利要求1所述的GOA电路，其特征在于，所述节点控制模块包括第一晶体管、第二晶体管、第三晶体管、第一电容以及第二电容；

所述第一晶体管的栅极接入所述上一级扫描信号，所述第一晶体管的源极接入第一扫描控制信号，所述第一晶体管的漏极电性连接于所述第一节点；

所述第二晶体管的栅极接入所述下一级扫描信号，所述第二晶体管的源极接入第二扫描控制信号，所述第二晶体管的漏极电性连接于所述第一节点；

所述第三晶体管的栅极电性连接于所述第一节点，所述第三晶体管的源极接入恒压低电平信号，所述第三晶体管的漏极电性连接于所述第二节点；

所述第一电容的第一端电性连接于所述第一节点，所述第一电容的第二端接入所述恒压低电平信号；

所述第二电容的第一端电性连接于所述第二节点，所述第二电容的第二端接入所述恒压低电平信号。

3.根据权利要求1所述的GOA电路，其特征在于，所述上拉模块包括第四晶体管以及第五晶体管；

所述第四晶体管的栅极接入恒压高电平信号，所述第四晶体管的源极电性连接于所述第一节点，所述第四晶体管的漏极与所述第五晶体管的栅极电性连接；

所述第五晶体管的源极接入所述本级时钟信号，所述第五晶体管的漏极电性连接于所述本级扫描信号输出端。

4.根据权利要求1所述的GOA电路，其特征在于，所述下拉模块包括第六晶体管；

所述第六晶体管的栅极电性连接于所述第二节点，所述第六晶体管的源极接入恒压低电平信号，所述第六晶体管的漏极电性连接于所述本级扫描信号输出端。

5.根据权利要求1所述的GOA电路，其特征在于，当所述第二节点的电位为所述恒压高电平信号的电位时，所述第十一晶体管关闭，所述第十一晶体管的漏极的电位为所述接地端的电位与所述第十一晶体管的阈值电压之间的压差。