[发明专利]GOA电路及显示面板

说明书

本申请提供的GOA电路包括N级级联设置的GOA单元，第n级GOA单元包括节点控制模块、上拉模块、下拉模块、下拉维持模块以及中停控制模块，1nN‑1，n、N均为正整数。在GOA电路中，通过在第十晶体管的栅极和第二节点之间设置第十一晶体管，且第十一晶体管的栅极连接于接地端，从而减弱第十晶体管阈值电压负漂以及关态电流增加的趋势，进而在GOA电路处于触控中停阶段时，抑制第一节点漏电。

技术领域

本申请涉及显示领域，具体涉及一种GOA电路及显示面板。

背景技术

GOA(Gate Driver on Array，集成栅极驱动电路)技术是利用现有薄膜晶体管阵列制程将栅极驱动电路制作在阵列基板上，实现对扫描线逐行扫描的一项技术。然而，现有的GOA电路长期在高温高湿环境下工作时，薄膜晶体管极易产生漏电，进而导致GOA电路失效。

发明内容

本申请提供一种GOA电路及显示面板，可以解决GOA电路长期使用时极易产生漏电，进而使得GOA电路失效的技术问题。

第一方面，本申请提供一种GOA电路，其包括N级级联设置的GOA单元，第n级GOA单元包括节点控制模块、上拉模块、下拉模块、下拉维持模块以及中停控制模块，1nN-1，n、N均为正整数；

所述节点控制模块接入上一级扫描信号、下一级扫描信号、第一扫描控制信号以及第二扫描控制信号，并电性连接于第一节点以及第二节点，所述节点控制模块用于根据所述上一级扫描信号、所述下一级扫描信号、所述第一扫描控制信号以及所述第二扫描控制信号，拉高所述第一节点的电位以及拉低所述第二节点的电位；

所述上拉模块接入本级时钟信号，并电性连接于所述第一节点，所述上拉模块用于根据所述本级时钟信号以及所述第一节点的电位在本级扫描信号输出端输出本级扫描信号；

所述下拉模块电性连接于所述第二节点，所述下拉模块用于根据所述第二节点的电位下拉所述扫描信号输出端的电位；

所述下拉维持模块接入上一级时钟信号、下一级时钟信号、所述第一扫描控制信号以及所述第二扫描控制信号，并电性连接于所述第一节点以及所述第二节点，所述下拉维持模块用于根据所述上一级时钟信号、所述下一级时钟信号、所述第一扫描控制信号以及所述第二扫描控制信号，拉低所述第一节点的电位以及拉高所述第二节点的电位；

所述中停控制模块接入中停控制信号，所述中停控制模块用于在所述GOA电路处于触控中停阶段时，基于所述中停控制信号拉低所述本级扫描信号输出端的电位；所述下拉维持模块还用于在所述触控中停阶段抑制所述第一节点漏电。

在本申请提供的GOA电路中，所述节点控制模块包括第一晶体管、第二晶体管、第三晶体管、第一电容以及第二电容；

所述第一晶体管的栅极接入所述上一级扫描信号，所述第一晶体管的源极接入第一扫描控制信号，所述第一晶体管的漏极电性连接于所述第一节点；

所述第二晶体管的栅极接入所述下一级扫描信号，所述第二晶体管的源极接入第二扫描控制信号，所述第二晶体管的漏极电性连接于所述第一节点；

所述第三晶体管的栅极电性连接于所述第一节点，所述第三晶体管的源极接入恒压低电平信号，所述第三晶体管的漏极电性连接于所述第二节点；

所述第一电容的第一端电性连接于所述第一节点，所述第一电容的第二端接入所述恒压低电平信号；

所述第二电容的第一端电性连接于所述第二节点，所述第二电容的第二端接入所述恒压低电平信号。

在本申请提供的GOA电路中，所述上拉模块包括第四晶体管以及第五晶体管；

所述第四晶体管的栅极接入恒压高电平信号，所述第四晶体管的源极电性连接于所述第一节点，所述第四晶体管的漏极与所述第五晶体管的栅极电性连接；