[发明专利]一种基于FPGA用于光神经网络的高速数据传输方法有效
申请号: | 202110286886.0 | 申请日: | 2021-03-17 |
公开(公告)号: | CN113033087B | 公开(公告)日: | 2022-06-07 |
发明(设计)人: | 彭析竹;李俊燊;张曼钰 | 申请(专利权)人: | 电子科技大学 |
主分类号: | G06F30/27 | 分类号: | G06F30/27;G06F30/343;G06N3/04;G06N3/08;H04Q11/00 |
代理公司: | 成都点睛专利代理事务所(普通合伙) 51232 | 代理人: | 孙一峰 |
地址: | 611731 四川省*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 基于 fpga 用于 神经网络 高速 数据传输 方法 | ||
1.一种基于FPGA用于光神经网络的高速数据传输方法,其特征在于,包括以下步骤:
S1、对每次输入的原始数据,在帧头进行特征标记,使ADC采样后根据特征标记进行有效数据判断;具体方法为:
定义输入的原始数据为宽度和高度都是28个像素点的数字图片,即一张输入图片有784个有效像素点,在每一张输入图片的第1个像素点前插入4个像素点的帧头特征数据作为ADC采样后的有效输出数据判别;
S2、对步骤S1获得的数据进行末尾补0,使得相邻输入到DAC中的数据隔离;具体方法为:
定义DAC具有4个通道,每个通道的输入数据位宽为256bit,进行末尾补0的方法为,在每1张图片788个像素点之后补充27×4=108个数值为0的像素点数据,即每1张图片一共896个像素点数据作为输入数据;
S3、对补0后获得的数据进行位宽拓展,位宽拓展是以DAC和ADC的采样率匹配光神经网络的高速数据传输为目的;具体方法为:
对896个点的数据均进行位宽拓展,从8bit拓展成16bit,其中原始的8bit数据放在16bit的高8bit位;
S4、将位宽拓展后的数据输入DAC,经DAC转换后进行光神经网络卷积计算;具体方法为:
通过DMA传输,将896个16bit的数据从PS端DDR存储器传输到FPAG可编程硬件逻辑端,当PS端读取DMA控制模块的BUSY信号为低电平时,表示最后1个数据已经传输到FPAG可编程硬件逻辑端缓存中,此时启动DAC使能,开始将数据缓存发送给DAC进行数模转换功能,启动ADC使能信号,进行ADC采样数据处理并启动DMA从PS端到FPAG可编程硬件逻辑端的数据传输,当PS端读取DMA控制模块的DONE信号为高电平时,表示PS端DDR中已存放了ADC采样的788个有效像素点数据,之后通过DAC进行数模转换,经DAC转换后进行光神经网络卷积计算;
S5、ADC对光神经网络卷积计算结果进行采样,输出ADC的转换结果,并通过特征标记判断是否为有效数据。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110286886.0/1.html,转载请声明来源钻瓜专利网。