[发明专利]一种基于FPGA用于光神经网络的高速数据传输方法

说明书

本发明属于FPGA技术领域，具体涉及一种基于FPGA用于光神经网络的高速数据传输方法。本发明的方法，用于解决难以通过提高FPGA时钟频率来提高数模转换接口带宽的问题。为了使基于FPGA构建的数模转换接口带宽匹配高速DAC和ADC的带宽，以达到GSPS级别的采样率，本发明采取提高数模转换接口位宽的方式来满足光神经网络对于高带宽数模转换接口的需求，即采取增加DAC和ADC每个周期采样点个数的方式。

技术领域

本发明属于FPGA技术领域，具体涉及一种基于FPGA用于光神经网络的高速数据传输方法。

背景技术

人工卷积神经网络是当前人工智能学习领域最为重要的模型，被广泛应用在图像分类、识别等场景中，并且有很高的准确度。人工卷积神经网络是众所周知的计算密集型网络，而卷积操作占总操作数的90％以上，其中涉及到大量密集矩阵相乘等大规模运算，导致计算过程消耗大量存储和计算资源。因此，传统的通用处理器难以为卷积神经网络提供足够的算力，运算效率很低，不适合作为卷积神经网络的计算平台。

近年来光学计算由于其速度快、并行性和功耗低的特点,被逐渐运用在神经网络的加速技术中,光电神经网络应运而生。光电神经网络的核心是马赫曾德尔干涉仪(MZI)，工作原理是DAC接收数字输入信号，将其转换为模拟电压，并使用该电压来驱动光调制器。从光源发出的相干光经过调制器调制后进入MZI计算阵列。进入MZI的光分为两部分，每半部分的相位调整不同。将具有不同相位的信号组合会导致相长或相消干涉，使得通过MZI的光的强度发生改变，这一过程等效于矩阵乘法运算。从MZI计算阵列输出的光到达光电二极管，光电二极管的信号通过ADC馈送，以便与其余数字电路相接。

由于该网络光学部分只能实现卷积的功能，因此神经网络的剩余部分需要经光电转换后的电信号在电神经网络中传播实现。在光神经网络中，矩阵运算在光速下进行，因此，整个光电神经网络的计算速度瓶颈主要在于数模转换接口的速度上，不仅需要高速的DAC和ADC支撑，并且需要足够带宽的数字信号数据流进行匹配。

FPGA是一种可以根据不同需求不同逻辑进行硬件电路编程的半定制电路开发平台，具有现场可编程、硬件资源丰富、开发周期短等特点，既解决了定制电路灵活性的不足，又克服了原有可编程器件门电路数有限的缺点。目前以硬件描述语言(Verilog或VHDL)所完成的电路设计，可以经过简单的综合与布局，快速的烧录至FPGA上进行测试，是现代IC设计验证的技术主流。

目前用于实现高速信号电路设计的主流硬件平台不是单一的FPGA，而是集成了CPU与FPGA的异构SoC(System-on-Chip，片上系统),该系统主要由两部分组成，一部分是PS(Processing System)端，由ARM处理器、DDR(Double Data Rate Synchronous DynamicRandom Access Memory，双倍速率同步动态随机存储器)和外设等构成的软件端，另一部分是PL(Programmable Logic)端，即FPGA可编程硬件逻辑端。该片上异构系统充分利用了ARM灵活强大的控制能力和FPGA强大的计算能力，为利用高速DAC和ADC进行数据传输的光电神经网络的实际应用提供了非常好的辅助平台。

发明内容

由于光计算的采样频率在几GHz甚至十几GHz，而FPGA的时钟频率最高也不到1GHz，因此本发明提出了一种基于FPGA用于光神经网络的高速数据传输方法，用于解决难以通过提高FPGA时钟频率来提高数模转换接口带宽的问题。

本发明的技术方案为：

一种基于FPGA用于光神经网络的高速数据传输方法，其特征在于，包括以下步骤：

S1、对每次输入的原始数据，在帧头进行特征标记，使ADC采样后根据特征标记进行有效数据判断；

S2、对步骤S1获得的数据进行末尾补0，使得相邻输入到DAC中的数据隔离；