[发明专利]用于封装后硅通孔叠层芯片的测试结构在审
申请号: | 202110288798.4 | 申请日: | 2021-03-18 |
公开(公告)号: | CN113053772A | 公开(公告)日: | 2021-06-29 |
发明(设计)人: | 单光宝;饶子为;李国良;郑彦文;黄浩铭;杨银堂 | 申请(专利权)人: | 西安电子科技大学 |
主分类号: | H01L21/66 | 分类号: | H01L21/66 |
代理公司: | 重庆萃智邦成专利代理事务所(普通合伙) 50231 | 代理人: | 许攀 |
地址: | 710071*** | 国省代码: | 陕西;61 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 封装 后硅通孔叠层 芯片 测试 结构 | ||
1.一种用于封装后硅通孔叠层芯片的测试结构,其特征在于,所述测试结构包括:封装芯片、再分布层和开关阵列;所述封装芯片上设置有多个垂直于所述封装芯片表面的硅通孔,所述硅通孔电连接所述封装芯片的两个表面,所述封装芯片的一个表面设置有所述再分布层和所述开关阵列,所述开关阵列包括多个开关电路,每个所述开关电路通过所述再分布层均与两个所述的硅通孔电连接,每个所述硅通孔延伸至所述封装芯片的另一侧,且所述硅通孔远离所述再分布层的一侧设置焊盘,所述焊盘用于测试电信号。
2.根据权利要求1所述的用于封装后硅通孔叠层芯片的测试结构,其特征在于,所述测试装置包括多个所述封装芯片,多个所述封装芯片通过硅通孔顶部的微凸点电连接。
3.根据权利要求2所述的用于封装后硅通孔叠层芯片的测试结构,其特征在于,所述开关阵列的数量与所述封装芯片的数量相同,一个所述开关阵列控制一个所述封装芯片。
4.根据权利要求3所述的用于封装后硅通孔叠层芯片的测试结构,其特征在于,所述测试装置包括多个所述再分布层,每个所述再分布层分别设置在每个所述封装芯片靠近所述开关阵列的一侧。
5.根据权利要求4所述的用于封装后硅通孔叠层芯片的测试结构,其特征在于,所述再分布层的数量与所述封装芯片的数量相同。
6.根据权利要求5所述的用于封装后硅通孔叠层芯片的测试结构,其特征在于,两个相邻的开关阵列之间设置有开关电路。
7.根据权利要求6所述的用于封装后硅通孔叠层芯片的测试结构,其特征在于,多个所述封装芯片之间通过焊球焊接所述硅通孔顶部的微凸点。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安电子科技大学,未经西安电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110288798.4/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造