[发明专利]用于封装后硅通孔叠层芯片的测试结构

说明书

本申请涉及用于封装后硅通孔叠层芯片的测试结构，具体而言，涉及封装芯片测试领域。本申请提供的用于封装后硅通孔叠层芯片的测试结构，测试结构包括：封装芯片、再分布层和开关阵列；封装芯片上设置有多个垂直于封装芯片表面的硅通孔，硅通孔电连接封装芯片的两个表面，封装芯片的一个表面设置有再分布层和开关阵列，开关阵列包括多个开关电路，每个开关电路通过再分布层均与两个的硅通孔电连接，每个硅通孔延伸至封装芯片的另一侧，且硅通孔远离再分布层的一侧设置焊盘，焊盘用于测试电信号；当需要对测试结构进行检测的时候，只需要控制开关阵列的闭合与断开，通过该硅通孔另一侧设置的焊盘检测电压或者电流，就可以的到该硅通孔的状态。

技术领域

本申请涉及封装芯片测试领域，具体而言，涉及一种用于封装后硅通孔叠层芯片的测试结构。

背景技术

随着集成电路特征尺寸不断缩小、集成密度不断增加，芯片小型化、高集成度成为发展趋势。三维封装因其小型化、高性能的特点广泛应用于芯片封装领域。三维集成技术的核心是硅通孔(Through Silicon Via，简写TSV)技术，硅通孔TSV是通过在芯片和芯片之间、晶圆和晶圆之间制作垂直通孔并填充导电物，实现芯片之间互连的三维互连技术。。

现有的TSV测试结构是，在绑定(bonding)前后，利用探针和蛇形链等结构对晶圆或叠层芯片进行电测试，或者将该封装芯片进行拆分，检测拆分后的封装芯片的硅通孔的装填，并筛选出合格芯片进行封装。

但是上述测试测试封装芯片的方法不适用封装后的芯片，检测封装后的芯片难度较高，过程较为复杂，且需要对芯片进行破坏。

发明内容

本发明的目的在于，针对上述现有技术中的不足，提供一种用于封装后硅通孔叠层芯片的测试结构，以解决现有技术中测试测试封装芯片的方法不适用封装后的芯片，检测封装后的芯片难度较高，过程较为复杂，且需要对芯片进行破坏的问题。

为实现上述目的，本发明实施例采用的技术方案如下：

第一方面，本申请提供一种用于封装后硅通孔叠层芯片的测试结构，测试结构包括：封装芯片、再分布层和开关阵列；封装芯片上设置有多个垂直于封装芯片表面的硅通孔，硅通孔电连接封装芯片的两个表面，封装芯片的一个表面设置有再分布层和开关阵列，开关阵列包括多个开关电路，每个开关电路通过再分布层均与两个的硅通孔电连接，每个硅通孔延伸至封装芯片的另一侧，且硅通孔远离再分布层的一侧设置焊盘，焊盘用于测试电信号。

可选地，该测试装置包括多个封装芯片，多个封装芯片通过硅通孔顶部的微凸点电连接。

可选地，该开关阵列的数量与封装芯片的数量相同，一个开关阵列控制一个封装芯片。

可选地，该测试装置包括多个再分布层，每个再分布层分别设置在每个封装芯片靠近开关阵列的一侧。

可选地，该再分布层的数量与封装芯片的数量相同。

可选地，该两个相邻的开关阵列之间设置有开关电路。

可选地，该多个封装芯片之间通过焊球焊接硅通孔顶部的微凸点。

本发明的有益效果是：

本申请提供的用于封装后硅通孔叠层芯片的测试结构，测试结构包括：封装芯片、再分布层和开关阵列；封装芯片上设置有多个垂直于封装芯片表面的硅通孔，硅通孔电连接封装芯片的两个表面，封装芯片的一个表面设置有再分布层和开关阵列，开关阵列包括多个开关电路，每个开关电路通过再分布层均与两个的硅通孔电连接，每个硅通孔延伸至封装芯片的另一侧，且硅通孔远离再分布层的一侧设置焊盘，焊盘用于测试电信号；当需要对该测试结构的硅通孔的状态进行检测的时候，只需要控制该开关阵列的闭合与断开，并通过该硅通孔另一侧设置的焊盘检测电压或者电流，就可以的到该硅通孔的状态，避免了在堆叠的芯片中若需要检测内部的硅通孔需要探针检测或者破坏芯片结构检测。

附图说明