[发明专利]半导体装置以及半导体装置的制造方法

说明书

本发明提供一种能够使沟道电容器的电容增大并且抑制电容绝缘膜的耐压降低的半导体装置。具有：半导体基板；沟道，从半导体基板的一个面朝向内部延长，在侧壁表面具有凹凸结构；半导体膜，形成为覆盖沟道的侧壁表面且从侧壁表面连续地沿半导体基板的一个面延伸；对置电极，具有第一部分和第二部分，其中，上述第一部分设置于隔着半导体膜与半导体基板对置的位置，上述第一部分沿半导体基板的一个面延伸，上述第二部分从第一部分连续地延伸以填充沟道；以及绝缘膜，使半导体膜与对置电极绝缘。

技术领域

本发明涉及半导体装置以及半导体装置的制造方法。

背景技术

伴随着半导体制造技术的提高，在电路内的每单位面积(单位信息投影面积)搭载更多且高性能的元件的高密度化正在发展。在用于半导体存储器等的电容器元件中，已知有通过在半导体基板形成槽(沟道)，并进行三维结构化来增大表面积，从而提高每单位面积的电容密度的方法。

另外，在MEMS(Micro Electro Mechanical Systems：微电子机械系统)领域中，作为加工半导体基板的技术已知有博世蚀刻技术。在博世蚀刻技术中，通过一边反复蚀刻步骤和侧壁的钝化步骤一边挖入半导体基板，在半导体基板上形成槽形状。在使用博世蚀刻技术形成的槽的侧面产生鳞片状的凹凸(scallop)。

形成有凹凸的面的表面积比平滑的面大。因此，提出了通过以博世蚀刻形成沟道，而在侧壁部分设置凹凸结构来增大表面积，从而使沟道电容器的电容增大的方法(例如，专利文献1、专利文献2)。

专利文献1：美国专利申请公开第2012/0127625号公报

专利文献2：美国专利10,510,828号

通过博世蚀刻形成的鳞片状的凹凸结构的前端附近具有锐角形状(即，尖头形)的凸部。因此，在利用在侧壁表面具有凹凸结构的沟道来形成电容器(沟道电容器)的情况下，形成于沟道的侧壁表面的电容绝缘膜在凹凸结构的锐角形状的部分薄膜化。另外，在向对置电极施加电压时，电场集中在该锐角形状的部分。这些均存在导致电容绝缘膜的耐压降低的问题。

另外，在通过博世蚀刻形成了凹凸结构的侧壁的表面，也会产生比该凹凸结构小的、被识别为表面粗糙的等级的微小的凹凸。在这样的微小的凹凸的角的部分也会产生电容绝缘膜的薄膜化、电场集中，仍然存在成为电容绝缘膜的耐压降低的因素的问题。

发明内容

本发明是鉴于上述问题点而完成的，目的在于提供一种能够使沟道电容器的电容增大并且抑制电容绝缘膜的耐压降低的半导体装置。

本发明的半导体装置的特征在于，具有：半导体基板；沟道，从上述半导体基板的一个面朝向内部延长，在侧壁表面具有凹凸结构；半导体膜，形成为覆盖上述沟道的侧壁表面且从上述侧壁表面连续地沿上述半导体基板的上述一个面延伸；对置电极，具有第一部分和第二部分，其中，上述第一部分设置于隔着上述半导体膜与上述半导体基板对置的位置，上述第一部分沿上述半导体基板的上述一个面延伸，上述第二部分从上述第一部分连续地延伸以填充上述沟道；以及绝缘膜，使上述半导体膜与上述对置电极绝缘。

另外，本发明的半导体装置的制造方法的特征在于，包含：通过博世蚀形成沟道的步骤，其中，上述沟道从半导体基板的一个面朝向内部延长；形成半导体膜的步骤，上述半导体膜形成为覆盖上述沟道的侧壁表面且从上述侧壁表面连续地沿上述半导体基板的上述一个面延伸；在上述半导体膜的表面形成绝缘膜的步骤；以及在上述绝缘膜上形成对置电极的步骤，其中，上述对置电极具有第一部分和第二部分，上述第一部分沿上述半导体基板的上述一个面延伸，上述第二部分从上述第一部分连续地延伸以填充上述沟道。

根据本发明的半导体装置，能够抑制电容绝缘膜的耐压降低，并且增大沟道电容器的每单位面积的电容。

附图说明

图1A是表示本发明的实施例1的半导体装置的结构的剖视图。